欢迎来到天天文库
浏览记录
ID:29719639
大小:138.51 KB
页数:10页
时间:2018-12-22
《地址译码方式详解》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库。
1、存储器是用来存放数据的集成电路或介质,常见的存储器有半导体存储器(ROM、RAM)、光存储器(如CD、VCD、MO、MD、DVD)、磁介质存储器(如磁带、磁盘、硬盘)等。存储器是计算机极为重要的组成部分,有了它计算机才具有存储信息的功能,使计算机可以脱离人的控制自动工作。单片机系统中主要使用的存储器是半导体存储器,从使用功能上,可分为随机存取存储器(RAM)和只读存储器(ROM)两类。RAM主要用于存放各种现场数据、中间计算结果,以及主机与外设交换信息等,它的存储单元的内容既可读出,又可写入。ROM中存储的信息只能读出,不能写入,如PC机主板上的存放BIOS程序的芯片就是R
2、OM存储器。2.3.1 RAM存储器RAM存储器是指断电时信息会丢失的存储器,但是这种存储器可以现场快速地修改信息,所以RAM存储器是可读写存储器,一般都作为数据存储器使用,用来存放现场输入的数据或者存放可以更改的运行程序和数据。根据其工作原理不同,可分为以下两类:基于触发器原理的静态读写存储器(SRAM,StaticRAM)和基于分布电容电荷存储原理的动态读写存储器(DRAM,DynamicRAM)。一般SRAM用于仅需要小于64KB数据存储器的小系统或作为大系统中高速缓冲存储器;而DRAM常用于需要大于64KB的大系统,这样刷新电路的附加成本会被大容量的DRAM低功耗、
3、低成本等利益所补偿。SRAM的基本结构如图所示。RAM的结构大体由三部分组成:地址译码器,存储矩阵,输入/输出电路。 SRAM的基本结构1.地址译码方式地址译码有两种方式,一种是单译码方式,或称为字结构方式;另一种是双译码方式,或称为X-Y译码结构。1)单译码方式16字×4位的存储器共有64个存储单元,排列成16行×4列的矩阵,每个小方块表示一个存储单元。电路设有4根地址线,可寻址24=16个地址逻辑单元,若把每个字的所有4位看成一个逻辑单元,使每个逻辑单元的4个存储单元具有相同的地址码,译码电路输出的这16根字线刚好可以选择16个逻辑单元。每选中一个地址,对应字线的4位存
4、储单元同时被选中。选中的存储单元将与数据位线连通,即可按照要求实现读或写操作了。 16字×4位单译码存储器结构2)双译码结构下图是一个双译码结构的16字×1的地址译码存储器。视每个字的1位存储单元构成一个逻辑单元,图中每个小方块表示一个逻辑单元。16个可寻址逻辑单元排列成4×4的矩阵,为减少地址译码电路的输出数量,采用双重译码结构,每个地址译码的输出线数为22=4根(单译码方式需16根地址输出线)。图中A0、A1是行地址码,A2、A3是列地址码。行、列地址经译码后分别输出4根字线X0~X3和Y0~Y3。X字线控制矩阵中的每一行是否与位线连通,一行中究竟哪个逻辑单元被选中则由
5、Y字线控制。被选中的单元将与数据线连通,以交换信息。图2.3.3 双译码结构地址译码存储器2.读写控制电路在RAM结构中,读出和写入的数据线是公用的,为控制电路中数据的流向,设立了专门的读写控制电路。读写控制电路门G1、G2是控制信号为高电平有效的三态门,I/O线即为RAM的外接数据总线。在控制信号的作用下,它可以和存储单元的内部数据线D接通或断开。当片选信号CS=0有效时,读写控制信号WE可以控制信号的流向。若WE=1时,外电路向存储器读取数据,门G4导通,输出高电平,门G3截止,对应输出给三态门G1的控制信号无效,G1输出高阻状态,G2开启,D上的数据通过G2送到总线I
6、/O上,实现读操作。当WE=0时,情况刚好和前面相反,这时G1开启,G2输出高阻状态,数据只能由I/O送给D,实现写操作。2.3.2 ROM存储器只读存储器(ROM)的特点是:其内容是预先写入的而且一旦写入,使用时就只能读出不能改变,掉电时也不会丢失。1.ROM的结构与工作原理ROM的结构与RAM十分相似,它由存储矩阵、地址译码器、读放与选择电路组成。地址译码器可以是单译码,也可以是双译码。 ROM的结构框图2.ROM的点阵结构表示法如图所示,将存储器字线和位线画成相互垂直的一个阵列,每一个交叉点对应一个存储元,交叉点上有黑点表示该存储元存1,无黑点表示该存储元存0,这就是
7、存储器的点阵图表示方法。ROM点阵结构表示法是一种新思路,它对后来其他可编程器件的发展起到了奠基作用。 ROM的点阵结构表示图如果把ROM看作组合逻辑电路,则地址码A1A0是输入变量,数据码D3~D0是输出变量,由上图可得输出函数表达式: 逻辑函数是与或表达式,每一条字线对应输入变量的一个最小项。由此可列出逻辑函数真值表。 上图中ROM存储器的内容地址(输入端) 数据(输出端)A1A0D3D2D1D0000101011010100111111110 3.闪速存储器闪速存储器(FlashEEPROM)
此文档下载收益归作者所有