基于vhdl信号发生器设计说明书

基于vhdl信号发生器设计说明书

ID:29472255

大小:2.16 MB

页数:38页

时间:2018-12-20

基于vhdl信号发生器设计说明书_第1页
基于vhdl信号发生器设计说明书_第2页
基于vhdl信号发生器设计说明书_第3页
基于vhdl信号发生器设计说明书_第4页
基于vhdl信号发生器设计说明书_第5页
资源描述:

《基于vhdl信号发生器设计说明书》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、EDA课程设计报告题目:简易信号发生器姓名:XXX班级:10级通信一班学号:XXXXXXXXXXXX同组人:XXX指导老师:郑亚民、董晓舟39目录一、课程设计内容及要求(一)设计内容(二)设计要求二、系统原理介绍(一)直接数字频率合成(DDS)1、相位累加器2、查找表(二)波形选择模块(三)幅度控制1、乘法电路2、除法电路(四)消除按键抖动三、系统方案论证及设计(一)方案论证(二)系统设计1、按键分配2、直接数字频率合成设计模块(含频率控制)3、数码管模块(显示频率值)394、波形选择模块5、幅度

2、控制模块6、DAC模块电阻的选择四、系统仿真及结果分析(一)系统仿真与调试(二)仿真实验与结果分析1、QuartusⅡ仿真结果2、示波器波形显示3、结果分析五、总结与体会(一)设计总结(二)个人体会39一、课程设计内容及要求(一)设计内容根据直接数字频率合成原理设计简易信号发生器,焊接DAC并将其和FPGA连接,将程序下载到实验板上实现所要求的功能。(二)设计要求1、设计的信号发生器要求频率可调,频率调节通过按键的操作来实现,并且将频率显示在数码管上。2、输出波形可选,要求产生正弦波、三角波、矩形

3、波,并选择其中一种波形输出。3、输出波形幅度可调,也是通过按键操作实现。二、系统原理介绍本课程设计完成简易信号发生器的功能,可以在正弦波,方波,三角波三种波形进行转换,可以通过按键的选择输出波形。可以通过频率控制字按键输出信号的频率,通过幅度控制字按键控制呢输出信号的幅度。再将输出信号的频率显示在数码管上。频率的选择通过直接数字频率合成(DDS)完成将编写好的程序下载到FPGA里,最后在示波器上进行观察,分析计算波形的失真。(一)直接数字频率合成(DDS)39DDS技术是一种把一系列数字量形式的信

4、号通过DAC转换成模拟量的信号合成技术,它是将输出波形的一个完整周期、幅度值都顺序地存放在波形存储器中,通过控制相位增量产生频率、相位可控的波形。DDS电路一班包括基准时钟、相位增量寄存器、相位累加器、波形存储器和低通滤波器等模块。如图所示:DDS原理图1、相位累加器把各个波形在相位上的精度定义为n,于是分辨率相当于1/2^n。用时钟频率fp依次读取数字相位上圆周上各点,这里数字值作为地址,读出相应的ROM中的值,然后经过DAC重构各个波形。每隔一个频率控制字K,读取一个ROM表的值,这样DAC输

5、出的波形f就等于“基频”fclk/2^n的K倍,即DAC输出的波形的频率满足下式:f=K(fclk/2^n);2、查找表查找表的数据可用matlab软件产生(二)波形选择模块39三个ROM查找表分别产生三个波形的数据,最后根据需要输出相应的数据,为此,设计一个三选一的选择电路,这样就可以根据需要,让相应的波形数据输出到DAC的输入端,从而最后产生所需的波形。(一)幅度控制输出波形幅度可调,最小幅度步进100mv。本实验设计使用一个乘法器,是输出波形幅度可以增大,当增大到最大值时,再增大幅度就会回到

6、最初的最小值。(二)消除按键抖动消除按键抖动的时间为5-10ms,本设计选择8ms。即将时钟进行分频,产生周期8ms的时钟信号。即每8ms将按键值输出一次。三、系统方案论证及设计(一)方案论证本设计要求频率步进1KHZ,在产生1KHZ的信号的波形失真不能过高。考虑到系统时钟为24MHZ,如果采用ROM查找表的DDS设计方法,ROM表的数据至少要用到2048个,再设计上很难实现,因此本设计仅仅采用64个数据,将时钟分为256KHZ,这样产生的信号步进为1KHZ。设计要求幅度可调,最高幅度3.3V,根

7、据U/(2^M)*K设计思想,M=5,完成精度为0.1V的幅度调节。(二)系统设计1、按键的分配39Key1:增频按键短按步进为1KHZ,长按步进为10KHZKey2:减频按键短按步进为1KHZ,长按步进为10KHZKey3:波形选择按键一个循环为按四次,一个循环内每按一下按键变换一种波形,第四次为零电平。Key4:调幅按键短按为慢调,长按为快调2、频率调节和数码管显示设计时将直接数字频率合成(含频率控制)模块和数码管显示模块一起封装生成sin_tri一个模块1、波形选择391、幅度调节5、DAC

8、的设计根据要求,D/A转换模块使用分立元件组合而成,放大器使用LM324,D7-D0为八位数据输入口,D7为高位,D0为低位。D/A模块电路图如图7所示。图7.D/A转换模块电路图根据公式u0=Rf(ui1/R1+ui2/R2+ui3/R3+…)计算出R43=2*R44=4*R45=8*R46=16*R47=32*R48=64*R49=128*R50R50=2*R42因此可以选取R40=R41=R42=1kΩR43=256kΩR44=128kΩR45=64kΩ39R46=32kΩR

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。