6、下面是频率发生器芯片的一个内部结构框架图。从图中可以看出,频率发生器芯片内部有两个PLL频率发生器电路,一个用于产生固定的48MHZ的频率,分成两路,一路48MHZ供USB使用,另一路48MHZ除以2得到24MHZ的频率供I/O使用。另一个PLL频率发生器电路的输出是不固定的,呆由逻辑控制电路根据功能及频率选择时钟寄存器中的某几位数据进行改变。我们知道每一位数据有两种可能,“0”或者“1”,那么当这几位按不同状态进行组合时,我们也就可得到多种外频输出。组的可能越多,能得到的外频输出也就越多。这一路可提供CPU F