Cista Design公司简介 - 东南大学电子科学与工程学院.doc

《Cista Design公司简介 - 东南大学电子科学与工程学院.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、CistaDesign公司简介CistaDesign公司是一家专业从事集成电路芯片自主设计研发、芯片加工、封装测试及产品营销为一体的高新技术企业。核心团队由海外留学生、中国台湾及大陆等产业经验丰富、技术创新能力强的管理、研发与营销精英组成。公司核心技术团队为拥有多年海外IC行业的设计和管理背景及丰富从业经验的资深高级技术人员，掌握先进的集成电路设计、测试和应用技术，熟悉和了解国内的产业规则以及客户需求，在突出产品成本优势的同时，可以更加迅捷的支持客户、服务客户，及时解决客户出现的各种问题并满足市场变化带来的各种需求。

2、公司宗旨是整合国内已有的产业资源，自主开发从核心设计到外壳都是中国创造的电子信息产品，充分发挥集成电路企业在物联网产业链中的基石作用，带动和加速国家与地方集成电路产业的发展。公司坚持遵从国际知名公司的设计理念和管理方法，秉承专业精致的开发设计理念，以技术持续创新为公司发展致胜的核心竞争力。发扬诚信共赢的合作精神，在与国际知名企业、广大科研院所建立合作关系的同时，通过自身不懈的努力，进一步加快中高端产品的研发进程，不断加大具有自主知识产权的新产品生产规模，逐步完善公司技术、管理、市场、服务等体系，从而保证公司高速持续的

3、发展态势。公司目前以国内市场为主，产品被广泛应用于通讯﹑消费电子﹑医疗设备﹑汽车工业﹑楼宇﹑工业自控，精准农业，科研领域及传感网（物联网）应用等行业，具有广阔的市场前景。数字电路设计工程师岗位要求：1.微电子，电子工程，通信或计算机工程等专业硕士学位2.有大型IP/SoC产品的验证经验，或自动化平台的开发经验3.熟练应用EDA工具进行SoC芯片的模块仿真集成与FPGA验证4.有32位CPU或DSPSoC设计经验,熟悉常见的高速总线协议5.具备一定的C/C++语言编程能力,熟悉驱动或固件编程优先6.精通Verilog语

4、言7.熟悉SystemVerilog,有UVM使用经验更佳8.良好的英语书写和口头交流能力9.有良好的自律和沟通能力模拟集成电路版图设计工程师(AnalogICLayoutEngineer)岗位要求：1.应届毕业生，或1年以上相关工作经验。2.熟悉CadenceVirtuosoAnalogIClayout/DRC/LVS/LPE。3.工作认真负责，积极主动，有团队合作精神。4.待遇面议。模拟集成电路设计工程师(AnalogDesignEngineer)岗位要求：1.应届毕业生，或1年以上相关工作经验。2.在模拟电路设

5、计（AnalogICdesign）方面有扎实的基础. 3.熟悉Cadencedesignenvironment,includingschematic,layoutandsimulation. 4.工作认真负责，积极主动，有团队合作精神。5.待遇面议。Position:ApplicationEngineer NumberofPositions:2-3Category:ApplicationsLocation:SanJose/Shanghai Overview:CistaDesignInc.isastart-upcomp

6、anythatdevelopsCMOSimagesensorsandSystem-on-Chip(SoC)solutionsformobilehandsets,consumerelectronicsandsurveillancecameramarkets.AsaCistaApplicationengineer,youshouldhaveagoodunderstandingofthesensorarchitectureandimageprocessing,whichisessentialtoevaluateandimp

7、rovetheimagequality.BasicknowledgeaboutCMOSandpixeldesignarealsorequired.Youshouldhavehardwareknowledgeandexperiencetohelpthecustomersolvevarioussystemlevelapplicationissues.Responsibilities:1.Sensorverification:Workcloselywithdesignteamtoverifyeachfunctionofth

8、esensor.Evaluateimagequalitytoseeifitmeetsthedesigntargetandapplicationrequirement.Findfeasiblesystemlevelwork-aroundifsomeissuescan'tbeaddressedbydesign.2.Provideobjectivei