第五章 银行利率屏.doc

《第五章 银行利率屏.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、第五章银行利率屏银行利率屏的主要功能是能够显示各种存款利率,同时,能显示当时的时间和日期。有的还要求有一些小面积的LED点阵,动态的显示一些银行的政策法规，有的还有室内外，温度显示功能。图5_1是笔者曾经给某银行一些储蓄所做的利率屏外形。图5_1银行利率屏外形图第一节银行利率屏的硬件电路银行利率屏实质是将存储器中预先存储的数据用多位数码管来显示的一块显示屏。一般规定一组数据为6位，一块显示屏有几十组数据，例如，下面介绍的一种显示屏有30组数据，共180位阿拉伯数字。利率屏主板的CPU使用8031，其电路如图5_2所示。

2、因为对数据更换的时间要求较低，甚至可以10秒或20秒更换一次，因此，数据的传送采用串行传送。CPU的P1口用来作按键接口，后来使用遥控器修改数据后，P1口就不用了。数据传送使用串口0。按照利率屏面板的设计和印刷线路板的设计，将180个数码管分成4组，使用4块线路板，一组有8行（其中有一组6行），一行6支数码管，采用多路串行传送的方式工作。具体电路如图5_3所示。从图5_2可知，它除了有程序存储器2764，数据存储器6264之外，还外接了一些串口扩展电路。串口扩展电路由一片8D锁存器74LS374,两片用作数据驱动的74

3、LS245和一片电子开关CD4051组成。CD4051的公用端3脚接8031的11脚TXD,CD4051的选择端A,B,C分别接74LS374的Q0Q1Q2输出端。CD4051的分路输出端有8路，我们用了5路，其中4路给显示利率的数字板送数，1路给时钟送数。CD4051的输出都经过74LS245的驱图5_2银行利率屏主板电路图图5_3显示部分一块板电原理图动后送到5个接线端子。串口0的数据线RXD也经过74LS245驱动后送到五个接线端子的数据端。控制数码管亮、灭的控制信号CON经74LS245的驱动后也接到五个接线端

4、子的控制端。因为数据的存储、移位、驱动采用的是74LS164,它没有数据是否允许输出的控制端，在数据的传送过程中如果不关掉数码管的显示，会产生闪耀现象。在送数时，先关显示，送完数再开显示。开、关信号用的就是CON信号。图4-1中的八D锁存器74LS374的八个输入端接D0~D7，输出端Q0、Q1、Q2分别接CD4051的A、B、C，Q4作为CON信号控制数码管的亮、灭。74LS374的地址是2000H。给74LS374送不同的数据时的功能如表5_1所示。表5_1给74LS374送不同的数据时的功能数据11H12H13H

5、14H15H0FH功能数据送端子1数据送端子2数据送端子3数据送端子4数据送端子5(本例中未用)关显示开显示主板中接了一片时钟芯片DS12887,它的数据先分别接8031对应的数据线，读写信号（17、15）分别接8031的读写信号，地址锁存端接8031的ALE端。DS12887的中断输出脚IRQ接8031的13脚（INT0）,工作时DS128871秒钟向8031发出一次中断，8031在中断服务程序中读取时钟的数据并根据时钟信号处理各部分的数字显示。电路中的地址分配如下：6264的地址时0~1FFFH；74LS374的地

6、址是2000H；DS12887的地址是8000H~807FH。为了简化电路和保密，地址译码采用GAL16V8C。GAL16V8C的2、3、4引交接8031的P2.5、P2.6、P2.7，9脚接8031的写信号，输出端19、18、15分别接6264、74LS374、DS12887的地址选择端。GAL16V8C的编程采用的ABEL3.0软件。编程的源文件如下：moduleadderss图5_4GAL16V8的替代电路title'adderss'screendevice'p16v8s';a3,a4,a5,wrpin2,3,4

7、，9;f0,f1,f2pin19,18,15;x=.x.;equationsf0=!((!a3)&(!a4)&(!a5));f1=!(a3&(!a4)&(!a5)&(!wr));f2=!((!a3)&(!a4)&a5);test_vectors([a3,a4,a5,wr]->[f0,f1,f2])[0,0,0,x]->[0,1,1];[1,0,0,0]->[1,0,1];[0,0,1,x]->[1,1,0];endadderss将上述源文件经编译生成目标文件SCREEN.JED用编程器写入GAL16V8C即可。如果使用

8、可编程器件不方便，也可用2片集成电路代替，如图4-2所示。红外接收头的输出端接8031的13脚,INT1。4组数字的电路和印制板完全一样，其中一组的电路如图5_3所示。8031的数据信号DATA送到第一片74LS164的输入端1、2脚，其输出端13脚接下一片的输入端，依此类推。时钟CLK不能直接驱动48个芯片，经74LS245驱动