欢迎来到天天文库
浏览记录
ID:28799146
大小:348.00 KB
页数:7页
时间:2018-12-14
《计算机组成原理2002秋 答案 (4)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、哈工大2002-2003学年秋季学期计算机组成原理试题答案一、填空(12分)1.127;1/512;-1/512-1/32768;-128。2.基地址;偏移量;偏移量;基地址。3.访存冲突;相关问题。4.300ns;310ns。5.指令周期;机器周期;时钟周期;机器周期和时钟周期。二、名词解释(8分)1.微程序控制答:采用与存储程序类似的方法来解决微操作命令序列的形成,将一条机器指令编写成一个微程序,每一个微程序包含若干条微指令,每一条指令包含一个或多个微操作命令。2.存储器带宽答:每秒从存储器进出信息的最大数量,单位可以用字/秒或字节/秒或位/秒来表示。3.RISC答:
2、RISC是精简指令系统计算机,通过有限的指令条数简化处理器设计,已达到提高系统执行速度的目的。4.中断隐指令及功能答:中断隐指令是在机器指令系统中没有的指令,它是CPU在中断周期内由硬件自动完成的一条指令,其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。三、简答(18分)1.答:总线在完成一次传输周期时,可分为四个阶段:·申请分配阶段:由需要使用总线的主模块(或主设备)提出申请,经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者;·寻址阶段:取得了使用权的主模块,通过总线发出本次打算访问的从模块(或从设备)的存储地址或设备地址及有关命令,启动参与本
3、次传输的从模块;·传数阶段:主模块和从模块进行数据交换,数据由源模块发出经数据总线流入目的模块;·结束阶段:主模块的有关信息均从系统总线上撤除,让出总线使用权。2.答:(1)若Cache采用直接相联映像:字块中含64个字节,字块的位数为b=6。Cache中含有256个字块,所以字块地址位数c=8。主存容量为1M字节,总位数为20。主存字块标记位数t=6。(2)若Cache采用四路组相联映像,字块中含64个字节,字块的位数为b=6。Cache中含有256个字块,每组含有4个字块,所以组地址位数q=6。主存容量为1M字节,总位数为20。主存字块标记位数t=8。3.答:设屏蔽位
4、为“1”时表示对应的中断源被屏蔽,屏蔽字排列如下:中断源屏蔽字01234L0L1L2L3L411000010001110111111110014.答:(1)指令字长16位,操作码为7位,寻址特征位2位,地址码7位;(2)27;(3)216;(4)-64~+63.四、(6分)答:被加数为0,101;0.100100,[x]补=00,101;00.100100加数为0,100;1.010100,[y]补=00,100;11.010100(1)对阶:[△j]补=[jx]补-[jy]补=00,101+11,100=00,001即△j=1,则y的尾数向右移一位,阶码相应加1,即[y
5、]’补=00,101;11.101010②求和+=+[Sy]补=00.100100+11.101010=00.001110即[x+y]补=00,101;00.001110尾数出现“00.0”,需左规。③规格化左规后得[x+y]补=00,011;00.111000∴[x+y]补=00,011;00.111000五、(8分)答:DMA方式接口电路的基本组成框图如下:以数据输入为例,具体操作如下:①从设备读入一个字到DMA的数据缓冲寄存器BR中,表示数据缓冲寄存器“满”(如果I/O设备是面向字符的,则一次读入一个字节,组装成一个字);②设备向DMA接口发请求(DREQ);③DM
6、A接口向CPU申请总线控制权(HRQ);④CPU发回HLDA信号,表示允许将总线控制权交给DMA接口;⑤将DMA主存地址寄存器中的主存地址送地址总线;⑥通知设备已被授予一个DMA周期(DACK),并为交换下一个字做准备;⑦将DMA数据缓冲寄存器的内容送数据总线;⑧命令存储器作写操作;⑨修改主存地址和字计数值;⑩判断数据块是否传送结束,若未结束,则继续传送;若己结束,(字计数器溢出),则向CPU申请程序中断,标志数据块传送结束。六、(10分)答:地址空间描述如下:ROM对应的空间:11111111111111111111000000000000RAM对应的空间:111011
7、11111111111110100000000000选择ROM芯片为2K×8位的两片,RAM芯片为2K×4位的两片ROM芯片1:11111111111111111111100000000000ROM芯片2:11110111111111111111000000000000RAM芯片1、2:(位扩展)11101111111111111110100000000000CPU与存储器连接图见下页:七、(10分)答:组合逻辑设计的微操作命令:取指:T0:PC→MAR,1→RT1:M[MAR]→MDR,PC+1→PCT2:MDR→IR,OP
此文档下载收益归作者所有