cmos相机控制及图像的大数据传输系统设计

cmos相机控制及图像的大数据传输系统设计

ID:28659421

大小:511.00 KB

页数:4页

时间:2018-12-12

cmos相机控制及图像的大数据传输系统设计_第1页
cmos相机控制及图像的大数据传输系统设计_第2页
cmos相机控制及图像的大数据传输系统设计_第3页
cmos相机控制及图像的大数据传输系统设计_第4页
资源描述:

《cmos相机控制及图像的大数据传输系统设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实用标准文案CMOS相机控制及图像数据传输系统设计时间:2009-06-0311:04:11来源:国外电子元器件作者:杨伟程,李鹏西安电子科技大学摘要:介绍了相机控制接口与数字图像传输系统的设计方案,该系统是以EP2S30为传输通道控制核心实现基于PCI板卡的数字图像传输,采用FPGA模块设计和简洁的PCI9054中断控制,电路结构紧凑.功能完善,下载的图像质量较高。关键词:FPGA;数据传输;PCI板卡:数字相机配置1引言   高速数字图像采集系统是一种研究瞬间发生的物理现象的有效工具。在军工靶场测量中,需要跟踪、

2、测量快速飞行目标的飞行实况,并分析、处理其测量数据。为了提高测量精度,普遍采用高帧频数字图像采集系统。因此,这里给出了CMOS相机控制及图像数据传输系统设计方案。2方案设计   该系统设计通过上位机串口发送命令字给控制系统,控制系统解析命令字控制整个系统的擦除、记录及下载。图1是该系统设计的结构框图。   上位机按照RS485协议以某一频率发送串行数据流到控制逻辑模块,数据流中包括相机配置命令、相机曝光脉冲宽度及其他需要存储的数据信息。控制逻辑模块按照数据帧格式解析这些数据信息,从而控制整个系统运行。在上位机软件设计

3、中,软件程序通过检测PCI9054中断决定发送图像下载命令,从而完成图像下载的握手操作。3传输系统接口设计3.1图像数据接口   数字相机采用MCl31X,相机接口为CameraLink扩展接口,相机中DS90CR287将28位CMOS/TTL数据转换成4路LVDS数据流,控制板采用DS9OCR288将4路LVDS数据流转换成28位CMOS/TTL数据,作为整个系统图像数据源。图2是其原理框图。精彩文档实用标准文案   相机高速LVDS数据流经过3个DS90CR288转换成10×8bit数据流,1路帧信号,3路行信号

4、及3路像素时钟信号。这些信号存人存储模块,从而提供图像数据。3.2相机控制接口   相机命令接口支持RS232通信协议,相机控制命令通过上位机RS485串口发送至控制板.经电平转换后输入至FP-GA,由于RS485与RS232数据协议格式相兼容.故通过FP-GA可直接与相机接口相连,相机接口发送配置命令采用DS90LV047A型接口器件,而采用DS90LV048A接收相机反馈信息。图3是相机控制接口原理框图。3.3图像传输通道   上位机通过RS485串口向控制逻辑模块发送读写控制命令,该控制逻辑模块可控制存储模块的

5、读写及擦除操作。图4是图像传输通道设计框图。CMOS相机控制及图像数据传输系统设计精彩文档实用标准文案时间:2009-06-0311:04:11来源:国外电子元器件作者:杨伟程,李鹏西安电子科技大学   控制逻辑全部由FPGA实现,FPGA采用ALTERA公司的EP2S30F67214,其主要性能指标为:ALUT为12480;I/O引脚为367个;存储容量为419.328Kbit;PLL个数为6;DSP的数据流速率则大于250MHz。图像下载传输通道流程:上位机发送控制命令帧,控制逻辑模块接收并解析该控制命令帧,输出

6、至存储模块,使存储模块处于图像下载状态;由于存储模块的Flash需触发读取,故采用命令触发该控制命令帧帧头;存储模块向控制逻辑模块并行输出数据,控制逻辑模块首先缓存一定容量数据,然后按串行同步传输协议输出到上位机PCI板卡的FPGA控制逻辑;待接收到全部数据则触发PCI9054的DMA中断,上位机程序通过DMA将一次传输数据写入内存并存储至硬盘;如此循环,直到停止下载图像数据为止。4FPGA控制模块设计   通过介绍传输系统各接口设计,FPGA控制逻辑是整个系统设计的核心,各FPGA控制逻辑是在QuartusII开发

7、环境中设计。4.1相机控制接口及上位机命令接口   该模块实现相机配置命令传输、相机曝光脉冲产生及上位机命令帧解析。FPGA中的RS232串行接收模块接收命令帧数据流,通过帧头捕捉确认命令帧数据流,并解析出读写命令控制信息、曝光脉冲宽度信息等。图5为相机控制接口与上位机命令接口模块设计。4.2图像传输通道模块   存储板同步传输时钟和并行数据,控制逻辑收发模块依据时钟锁存数据缓存至双口RAM,缓存至40KB数据时,开始读取数据,加同步传输帧头转换成串行数据流,从而同步传输200MHz时钟输出至PCI板卡。图6为图像传

8、输通道模块设计。精彩文档实用标准文案5结语   该系统设计的控制逻辑模块均由FPGA实现,该FPGA工作电路稳定,数据流速度高,可满足大容量图像数据高速传输要求,采用握手传输方式,可有效防止上位机因不能及时响应中断而丢帧的情况。该传输系统是某高速大容量存储输出系统的图像输出模块,已应用于某光测设备。其实际工作频率为400Hz,存储容量为100G

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。