编码器与解码器

《编码器与解码器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、.编码电路设计报告目录一、设计任务二、题目分析与整体构思三、硬件电路设计四、程序设计五、心得体会....一．设计任务在数字系统中，编码指将特定的逻辑信号编为一组二进制代码。能够实现编码功能的逻辑部件称为编码器。一般而言，M个不同的信号，至少需要N位二进制数编码。M和N之间满足2N≥M的关系。在实际工作中，同时有多个输入被编码时，必须根据轻重缓急，规定好这些控制对象允许操作的先后次序，即优先识别。能够识别信号的优先级并进行编码的逻辑部件称为优先编码器。8-3线优先编码器是常见编码器之一，它有8个输入端、3个

2、二进制码输出端，作用是将输入X0～X7八个状态分别编成842l码的反码输出，优先级分别从X7～X0递减。使用VHDL硬件描述语言的设计方法和思想设计8-3线优先编码器。用ISE软件运行仿真，观察波形图，并将程序下载到FPGA，验证编码器的逻辑功能。使用VDHL语言实现8-3线优先编码器，操作简单、易懂，将8个拨码开关的状态作为输入，3个LED显示高低电平作为输出，很容易理解编码器的工作原理。二．题目分析与整体构思题目要求使用VHDL语言设计8-3线优先编码器。用ISE软件运行仿真，观察波形图，并将程序下载

3、到FPGA，验证编码器的逻辑功能。用开发板EXCD-1上的8个拨码开关的状态作为输入，3个LED显示高低电平作为输出，通过改变8个拨码开关的开关来控制3个LED的输出状态。三．硬件电路设计SW6SW7SW5SW2SW1SW0SW4SW3D2D1D0....SW1SW2SW5SW4SW3SW6SW7D0D1D2SW0拨码开关SW7～SW0输入，D0～D2输出高低电平，通过改变8个拨码开关的开关来控制3个LED的输出状态。四．程序设计（1）创建工程制定工程名，工程路径以及顶层设计所使用的输入方式，此设计我们选

4、择硬件描述语言作为顶层设计的输入方式HDL。（2）选择目标器件（3）创建新源文件这里我们选择“VHDLModule”，进行新源文件模块定义，所定义的内容是所要设计模块的实体说明，即模块的端口说明。本实验所要实现的是编码器的设计，设定SW7～SW0为六个输入端口，共3个输出信号D(0)~D(2)，选择输出为总线模式(Bus)，Msb、Lsb分别表示最大端口号与最小端口号（注意：选择端口方向in、out、inout）。检查模块端口定义是否正确。（4）添加源文件（5）完成工程创建在工程设置统计窗口，可以看到对工

5、程的描述总结，目标器件的描述，以及新建源文件的总结，此工程创建完成。（6）设计输入包括库的声明，包的声明，完整的实体说明以及结构体框架。使用VHDL语言设计完善基本编码器电路设计，拨动开关SW0～SW1作为六个输入端，LED0~LED２作为输出显示，以观察实验结果。1.LED与编码器电路对应关系SW7SW6SW5SW4SW3SW2SW1SW0　　　　　　　　D2　D1　D00　0　0　0　0　　0　0　　1　　　　　　　　　0　　0　　00　0　0　0　0　0　1　×　　　　　　　　　0　　0　　1...

6、.0　0　0　0　0　1××　　　　　　0　　1　　00　0　0　0　1××　×　　　　　　0　　1　　10　0　0　1　××××　　　　　　1　　0　　00　0　1　×　××××　　　　　　1　　0　　10　1　×　×××××　　　　　　　1　1　　01　××　×××××　　　　　　　1　1　　1其中D2~D0中，“0”为点亮，“1”为熄灭。（7）仿真设计代码输入完成后，需要对设计进行波形仿真。有添加波形仿真文件，仿真波形文件时钟设置，设置输入信号波形和波形仿真这几个步骤。（8）设计综合Xilinx综合

7、工具对设计进行行为级综合，将系统直接从行为级描述综合为寄存器传输级描述。综合过程中主要完成三个步骤：首先为语法检查，检查设计文件语法是否有错误；其次为编译过程，翻译和优化HDL代码，将其转换为综合工具可以识别的元件序列；最后为映射过程，将这些可识别的元件序列转换为可识别的目标技术的基本元件。Synthesis工具即用来完成设计综合，它可完成以下任务查看综合报告（ViewSynthesisReport）、查看RTL原理图（ViewRTLSchematic）、查看技术原理图（ViesTechnologySch

8、ematic）、检查语法（CheckSyntax）、产生综合后仿真模型（GeneratePost-SynthesisSimulationModel）。（９）.引脚分配8线3线优先编码器的引脚分配信号名及对应板上资源信号名FPGA引脚分配输入信号（SW0）x<0>P43输入信号（SW1）x<1>P32输入信号（SW2）x<2>P26输入信号（SW3）x<3>P20输入信号（SW4）x<4>P14输入信号（SW5）x<5>P6输入