电子电工综合试验2——电子计时器

电子电工综合试验2——电子计时器

ID:28542212

大小:1.19 MB

页数:14页

时间:2018-12-10

电子电工综合试验2——电子计时器_第1页
电子电工综合试验2——电子计时器_第2页
电子电工综合试验2——电子计时器_第3页
电子电工综合试验2——电子计时器_第4页
电子电工综合试验2——电子计时器_第5页
资源描述:

《电子电工综合试验2——电子计时器》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、电子计时器一:实验内容及要求内容:1:安装调试四位BCD码译码显示电路2:设计、安装、调试秒脉冲发生器电路3:设计、安装、调试六十进制计数器电路(分位秒位)4:设计、安装、调试整点报时电路(59分53秒、59分55秒、59分57秒报时低声,59分59秒报时高声)5:设计、安装、调试校分、清零电路。要求:校分电路要防抖动,清零电路任意状态可以清零。6:连接1——5各项设计电路实现一小时整点报时的电子计时器电路。要求:设计正确,布局合理,排线整齐,功能齐全。二:电路设计框图数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的,其中控制电路可以分为校分电路

2、、清零电路和报时电路。其具体的原理框图如下:译码显示电路脉冲发生电路计时电路报时电路校分电路清零电路以下是各部分原理:1:脉冲发生电路脉冲发生电路是为计时器提供计数脉冲的,因为设计的是计时器,所以需要产生1Hz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。555定时器不仅体积小,而且用它来构成多谐振荡器,波形稳定,上升沿和下降沿小,振幅大,占空比可调,因此越来越广泛地被用作振荡器。而后通过CD4040产生几种频率供后面使用。下面是脉冲发生电路的原理图:其中1HZ频率用于计时器电路,2HZ频率用于校分、清零电路,500HZ和1KHZ用于整点报时电路。2:计

3、时电路计时电路钟的计数器,可以采用二-十进制加法计数器CD4518实现。60秒为1分,将分和秒的个位、十位分别在七段数码显示器上显示出来,从0分0秒到59分59秒,然后重新计数。以下是计时电路的原理图:校分电路总信号接D触发器Q这部分电路中上半部分对应的是分的十位和个位,下半部分对应的是秒的个位和十位。清零信号最后由清零电路统一提供。秒的个位的CP端和分的个位的EN端都由校分电路提供信号。根据计数特点,在1000时,个位向十位发一个高位信号,但十位不变化,在个位由1001变为0000时,又向十位发了低位信号,十位由0000变为0001,依次计数下去。而由于十位到6时要进行

4、清零,即在0110时进行清零,所以用Q1与Q2与非后再与清零信号与非送到Cr端。个位清零的话直接输入清零信号即可。3:译码显示电路信号来自计数器,再通过译码器CD4511,最后利用330Ω电阻来驱动共阴极显示器。以下是它的部分电路图:从计数器的输出端向CD4511的输入端输入信号,通过译码器4511后再输入到数码管中。(330Ω的电阻是以防电流过大使数码管烧毁)4:报时电路电路每小时进行一次报时,从59分53秒开始报时,每隔一秒发一声,共三声低音、一声高音。即59分53秒、59分55秒、59分57秒为低音,59分59秒为高音。实际上,需要在某一时刻报时,就将该时刻输出为“

5、1”的信号作为触发信号,选通报时脉冲信号,进行报时即可。时刻分十位分个位秒十位秒个位音高频率m8m7m6m5m4m3m2m1s8s7s6s5s4s3s2s159分53秒0101100101010011低约500Hz59分55秒0101100101010101低约500Hz0101100101010111低约500Hz59分57秒59分59秒0101100101011001高约1000Hz对于分的十位个位和秒的十位,在鸣响的时候给出的信号应该是一样的。所以公示中有共同项m7m5m4m1s7s5,剩下的就是考虑秒个位的区别在s1为1时,s3,s2中有一个为1即发出500HZ的

6、低声鸣响,在s4为1时发出1000HZ的高声鸣响。因此,总结得出公式为:F,其中F为最后要传到扬声器中的信号,f3为500HZ信号,f4为1KZ的信号。具体电路图如下。5:校分电路校分电路要实现的功能:电路中存在一个开关,当开关打到“正常”档时,计数器正常计数;当开关打到“校分”档时,分计数器进行快速校分(即分计数器可以不受秒计数器的进位信号控制,而选通一个频率较快的校分信号进行校分),而秒计数器保持。在任何时候,拨动校分开关,可以进行快速校分。即令计时器分为快速计数,而秒位保持。由于D触发器的输出端只在时钟的上升沿变化,而其他时刻保持上一次的电平,故可以用其构成防颤抖电

7、路,在校分电路中有其应用。在电路中添加一个D触发器效果会比较好。在这里我们采用74LS74D触发器,它包括了两个触发器,校分电路中用到一个,而清零电路中也可用到一个,可以很好的防抖动。以下是它的原理图:其中输出端直接与分计时器的个位时钟端相连接。正常计时状态下,开关连接高电平,此时Q端输出高电平,总输出端的信号与秒的十位进位信号相同。当开关连接低电平时,Q端输出低电平,总输出端输出信号为2Hz的时钟信号。此电路防颤抖的原理在于:当开关在两种状态之间转换时,由于机械振动,在很短的时间中(常为几毫秒)会在高低电平之间来回波动,相应

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。