22-bit三阶cascaded结构sigma-delta调制器设计

《22-bit三阶cascaded结构sigma-delta调制器设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、22?Bit三阶Cascaded结构Sigma?Delta调制器设计摘要：设计一款可用于称重传感器ADC的高精度2?1级联结构Sigma?Delta调制器。在考虑非理想因素的前提下，采用Matlab/Simulink数学建模和仿真表明，在信号带宽为20Hz,过采样率为1024的情况下，该调制器的信噪比为170.7dB。采用Charter0.35um工艺对该调制器进行电路级设计并用Spectre仿真，电路信噪比为144.8dB,该结果高于22位要求的135dB。关键词：过采样率；Sigma?Delta调制器；ADC；电路信噪比分类号：TN911734文献标识码：A文章

2、编号：10047373X(2013)12?0025?040引言随着模数转换器(ADC)设计高速发展，Sigma?DeltaADC由于其对工艺非理想因素的抗干扰能力强和VLSI设计的兼容性，使其成为高精度ADC设计主流方法。Sigma?Delta调制器是Sigma?DeltaADC的重要组成部分，它采用过采样和噪声整形技术［1］对信号进行量化和频移，是实现高精度ADC的基础。而且，随着半导体市场不断细分，ASIC设计成为未来芯片设计的主流方向。因此，这里将设计一款专门应用于称重传感器ADC的高精度Sigma?Delta调制器，信号带宽为20Hz，信噪比在144dB以上

3、。首先，选定调制器的结构并且对其进行Matlab/Simulink数学建模；其次，在考虑非理想因素的情况下，采用Cadence对调制器整体电路设计和仿真。1系统建模和仿真其次，采用控制变量法对积分器中运放的各个指标进行大量仿真，可以给出满足信噪比要求的一组最最优运放指标。2非理想因素对调制器的影响调制器的非理想因素主要是运放的非理想性和量化器的非理想性以及开关电容失配和时钟的抖动等。考虑到该设计属于低频应用，主要分析运算放大器的增益，热噪声和闪烁噪声。2.1运算放大器的有限增益2.2热噪声与闪烁噪声3积分器的设计全差分运算放大器是设计积分器的关键。根据前面Matla

4、b/Siulink建模，以及非理想因素的分析。采用如图3所示的运算放大器结构，该运放采用以P管为输入管的折叠式运算放大器。4比较器的设计比较器的设计主要考虑精度和失调电压，但在Sigma?Delta调制器中，由于比较器的输出要反馈到积分器中，降低了失调电压和精度的影响，因此，放宽了对比较器性能指标的要求。这里采用［5］中的再生比较器可以满足要求。仿真结果是比较器的精度为5mV传输延时为450ps。5调制器整体电路的实现及仿真当输入幅值为0.8V，频率为10Hz的正弦波，过采样率为1024时，两级调制器输出0，1串码。采用Matlab对数字消除逻辑编码，并对输出串码进

5、行处理，可以给出数字消除逻辑的输出范围在［_6,7］之间，将结果向左平移0.5个单位，如图6所示，从疏密可以观察到正弦波的轮廓。计算信噪比(SNR)［6］为152dB，如图7所示。6结语本文正向设计实现了一款22位高精度Sigma?Delta调制器。通过Matlab/Simulink数学建模，并且对非理想因素的影响进行分析，采用Charter0.35um工艺对调制器整体电路设计和使用Spectre仿真，信噪比达到设计要求，可以应用于高精度称重传感器A/D的设计。参考文献[1]SCHREIERR,TEMESGC.Delta?SigmadataConverters[M]

6、.北京：科学出版社，2007.[2]RIORD，MEDEIROF.CMOScascadeSigma?Deltamodulatorsforsensorsandtelecom[ML北京：科学出版社，2007.[3]PARHIKK.VLSI数字信号处理系统设计与实现[M].陈弘毅，译.北京：机械工业出版社，2004.[4]BehzadRazavi.模拟CMOS集成电路设计[M].陈贵灿，译.西安：西安交通大学出版社，2002.[5]孙艳，吴建辉，陆生礼，等.一种动态开关电容运算放大器共模负反馈电路[J].电路与系统学报，2⑻4(1):55?58.[6]李威.Sigma?D

7、eltaADC的研究与设计[D].厦门：厦门大学，2010.[7]IEEE.Std1057IEEEtrial?usestandardfordigitizingwaverecorders[S].NewYork：IEEEpress,1989.[8]薛静，栾英姿.音频ADC中Sigma?Delta调制器的工作原理和稳定性研究[J].电子科技，2008(6)：13?17.