基于嵌入式sopc的以太网接口设备--xilinx

基于嵌入式sopc的以太网接口设备--xilinx

ID:28183988

大小:271.76 KB

页数:7页

时间:2018-12-07

基于嵌入式sopc的以太网接口设备--xilinx_第1页
基于嵌入式sopc的以太网接口设备--xilinx_第2页
基于嵌入式sopc的以太网接口设备--xilinx_第3页
基于嵌入式sopc的以太网接口设备--xilinx_第4页
基于嵌入式sopc的以太网接口设备--xilinx_第5页
资源描述:

《基于嵌入式sopc的以太网接口设备--xilinx》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于嵌入式SoPC的以太网接口设备作者:南京电子技术研究所林振华盛磊日期:2007-1-1SoC(片上系统)的概念已日益普及,而随着EPGA技术的迅速发展,可编程系统芯片(SolT)作为-•种特殊的嵌入式微处理器系统,融合了SoC和FPGA各自的优点,并共备软硬件在系统可编程、可裁减、可扩充、可升级的功能,已逐渐成力-个新兴的技术方向。SoPC的核心是在FPGA上实现的嵌入式微处理器核,H前主要有Xilinx公司的32位软核MicroBlaze、32位PowerPC系列处理器硬核PowerPC405,以及Altera公司的Nios系列微处理器砍

2、核等。本文介绍的系统是一个以PowerPC405为微处理器,基于VME总线的以太网接门设备,它通过以太网和VME总线接门,实现VME系统与外部局域网的实时数裾交换。硬件开发开发采用Xilinx公司的EDK7.1(嵌入式开发套件)和ISE7.1工共软件。EDK工具包中集成了硬件平台生成器(Platgen)、软件平台生成器(Libgen)、仿與模型生成器(Simgen)、软件编译器(Mb-gcc/ppc-gcc)和软件调试工具(Mb-gdb/ppc-gdb)等,通过提供的集成开发环境XPS,用户可以调用上述所有工具,来完成嵌入式系统开发的整个流程。

3、首先在xps界面环境下生成硬件系统框架并添加所需的ip核,也》]•以川文本编辑器直接编写硬件描述文件(.MHS文件),再调用Platgen将其生成嵌入式处理系统的网表文件CNGC文件);然后•通过系统生成或手工编辑的软件描述文件(.MSS文件)來设置系统软件配置,并调用Libgen生成驱动层和库。虽然EDK的1P库屮冇一些很冇用的功能模块和外设接门的1P核,如DCM(数字时钟管理器)、处理器复位、PLB/0PB总线接门、外部存储控制器(EMC)、UART、GP10、屮断控制器、定时器等,充分利用这些资源就讨以构建一个较为完善的嵌入式微处理器系统

4、,但是对于许多冇特殊专用电路的嵌入式计算机系统的应用还是不够的。如何将用户专用电路设计到EDK系统中,一般冇两种方法,第一种是将EDK工程作为一个子系统在XPS中用ExporttoPorjNav生成ISE工程,然后在1SE屮将专用电路和处理器子系统(system,vhd)合成力顶屋HDL文件(system_stub.vhd)/5,在1SE屮完成综合布线,最后在XPS中用ImportfromPorjNav得到硬件的.bit文件,便可以回到XPS中完成和应用软件的合成、下载和调试丫。第二种方法是将专用电路设计成为用户自定义的IPCore,然后直接在

5、系统中调用來实现。自定义的IPCore用HDL设计并要满足EDK的规范,如冇专门目录结构和处理器外设定义文件(.MPD)、外设分析定义文件(.PA0)等。如果自定义的IPCore耍具冇软件驱动,那设计还要完全符合相应的PLB或0PB总线接门规范。完成丫硬件和驱动的设计后,就uj以在XPS工程屮添加应用软件项目并编写应川软件,然后调用处理器对应的编译器编译并和硬件综合后生成的.bit文件合成后下载到U标板便可以进行调试了。本系统硬件组成ffi图如图1所示。本设计选用Virtex-TTPro系列FPGA芯片XC2VP40,将系统的程序存储器和数据存

6、储器都放在片内用BlockRAM来实现,在系统中添加DCM校块,将外部参考时钟4倍频提供给PowerPC405作处理器时钟,并分频后再送给0PB总线作总线时钟,降低慢速外设的总线速度,使系统搭配更合理。图1系统硬件组成框图PowerPC405是此嵌入式系统的核心,它通过PLB总线实现和程序存储器和数据存储器的快速通道,并通过PLB-0PB桥实现了片上的0PB总线,然后通过0PB总线进行各种外设的扩展,0PB外设包括一个RS232串□,一个0PB.EMC用于扩展以太网控制器芯片,一个GPI0作以太网控制器输出的中断请求,一个屮断控制器0PBJNT

7、C将GPI0输入的外部屮断通知PowerPC405并uj以设置优先级,还冇一个用户Cl定义的IPCore用丁•实现和VME总线的接门电路。PowerPC405是专门为嵌入式应用而没计的高性能32位PowerPC系列处理器芯核,对于Virtcx-TTPro系列FPGA,其实现型号为PowerPC405D5。PLB是处理器木机总线,它为指令和数据一侧提供独立的32位地址和64位数据总线。PLB总线架构支持多主从S备,每一个PLB主控机通过独立的地址总线、读数据总线和写数据总线与PLB连接,冇一个屮央判决机构來授权对PLB的访W以允许主控机通过竞争來

8、获得总线的所冇权。0PB是片上外没总线,提供分离的32位地址总线和32位数据总线,一般用來访问低速和低性能的系统资源。它是一种完全同歩总线,但不良接连

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。