透过设计实例揭秘FPGA电源的N个考虑事项.doc

透过设计实例揭秘FPGA电源的N个考虑事项.doc

ID:28149253

大小:327.50 KB

页数:4页

时间:2018-12-08

透过设计实例揭秘FPGA电源的N个考虑事项.doc_第1页
透过设计实例揭秘FPGA电源的N个考虑事项.doc_第2页
透过设计实例揭秘FPGA电源的N个考虑事项.doc_第3页
透过设计实例揭秘FPGA电源的N个考虑事项.doc_第4页
资源描述:

《透过设计实例揭秘FPGA电源的N个考虑事项.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、透过设计实例揭秘FPGA电源的N个考虑事项  引言  FPGA是一种提供许多逻辑单元和其他功能(如收发器、PLL和用于复杂处理任务的MAC单元)的器件。FPGA现在变得非常强大,有效地为它们供电是设计的一个重要方面,这一点常常被低估。  本文分析了针对FPGA的电源要求,提供了关于如何将其放在PCB上和放在什么位置的指导,并通过一个设计示例让读者熟悉设计步骤,设计当中FPGA所在的系统由12V总线供电,这是来自市电供电SMPS的主输出。  功耗估算器和电压要求  FPGA设计的一个重要方面是确定所需电压要求和每个电压轨的电流要求。各大FPGA厂商都提供了综合性计算器来帮

2、助确定这些要求,考虑因素包括器件工作频率、所用门电路数量以及门电路的切换率。例如,Altera提供了PowerPlayEarlyPowerEsTImator,Xilinx提供了XPowerAnalyzer。  表1包含Altera和Xilinx器件需要的一些典型电压轨,分为三个核心电压:I/O电压、收发器电压和辅助电压。  POL和配电系统  核心电压较低的FPGA需要高电流、高精度和最小纹波。为实现这一目标,去耦电容器的位置应当尽量邻近FPGA,使去耦通路中的ESR和ESL最小。  另一种合适做法是将POL稳压器放在尽量邻近器件的位置,但不影响FPGA的输入和输出路径

3、。更高的工作频率和控制、驱动器与MOSFET和集成度有助于实现紧凑的布局。小解决方案占位面积允许将稳压器放在FPGA的近旁,从而改善稳压器瞬态响应。图1提供了来自VishaymicroBUCK产品的一种3A稳压器示例。      图1:阶跃响应为SiP12107。VIN=5V,VOUT=1.2,Fsw=2MHz;20kHz时条件下负载阶跃=0-3A;L=330nH,CIN=22μF,COUT=22μF;黄色=VOUT,蓝色=电流。  从图中可以看出,在22μF(0805)最小输入和输出电容时,阶跃响应为37mVPk-Pk(负载还有一些电容)。  稳压器使用电流模式恒定导

4、通时间(CM-COT)拓扑结构,且不需要通过外部纹波抑制来提供稳定性。这可以帮助降低元件数量和提供优异的瞬态响应。  选择合适的稳压器  在选择稳压器时,首要选择标准之一是所要求的输入工作电压。其次应当检查电流要求。在最终备选器件名单确定后,再对一些特性进行检查,如工作频率范围、低电流模式省电量等,这样设计人员就能确定最适合应用的器件。  多家开关稳压器供应商现在都提供在线仿真工具来辅助电源设计。例如,Vishay稳压器有PowerCAD在线仿真工具支持。在使用上述方法分析了可选器件之后,在线仿真工具可让用户快速完成设计(参见图2的仿真电路原理图)。这个步骤完成后,接着

5、可以检查工作波形,如启动、阶跃响应及稳态工作,以了解电流和电压幅值。该仿真器的特性还包括高效率、所有元件损耗的细分类目以及BOM生成器。    图2:VishayPowerCAD软件仿真电路原理图

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。