浅析DSP的高速激光标记控制系统.doc

浅析DSP的高速激光标记控制系统.doc

ID:28106229

大小:370.50 KB

页数:8页

时间:2018-12-08

浅析DSP的高速激光标记控制系统.doc_第1页
浅析DSP的高速激光标记控制系统.doc_第2页
浅析DSP的高速激光标记控制系统.doc_第3页
浅析DSP的高速激光标记控制系统.doc_第4页
浅析DSP的高速激光标记控制系统.doc_第5页
资源描述:

《浅析DSP的高速激光标记控制系统.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、浅析DSP的高速激光标记控制系统     振镜扫描式激光标记技术就是通过控制两片高速振镜的偏转角,改变激光的传播方向,经过F-Theata透镜在工件表面的聚焦,在工件表面作标记。与传统的标记技术相比,它具有适用面广(对不同材料、形状的加工表面均适合),工件无机械变形,无污染,标记速度快,重复性好,自动化程度高等特点,在工业、国防、科研等许多领域具有广泛的用途。高速高精度的振镜标记已成为当今标记行业的发展方向。  传统的振镜标记控制系统通过PC机的串口、并口ISA总线与单片控制板相连,这种方式接口简单、连接

2、方便,开发费用低,但由于传输速度低,已不能满足现代数控系统的实时性要求。本文在激光标记控制技术方面进行了一些新的探索:利用PCI的高速数据传输和DSP高速数据处理能力,提出一种“PC机+PCI总线+DSP控制板卡”的方式,用于振镜标记控制系统,从而实现对标记控制的精确控制,提高控制效率,保障系统实时性。DSP控制板卡是整个系统的核心,它直接决定着系统的扫描速度和扫描精度,本文将着重介绍该控制板卡的设计。  1DSP芯片  DSP控制板卡的主芯片选用德州仪器公司C6000系列的高速数据处理芯片TMS320C

3、6205。该芯片为高性能的定点处理器,主频可达200MHz,每个周期能执行8条32-bit的指令,处理速度可达1600MIPS;采用高性能的VLIW结构的TMS320C62xTMDSP核,有8个独立的功能单元,32个32位的通用寄存器;提供64K字节的内部程序RAM和64K字节的内部数据RAM;提供32位的外部存储器无缝接口,包括同步器件(如SDRAM、SBSRAM等)、异步器件(如FLASH、SRAM等)和可寻址52M字节的外部存储空间;提供灵活的PLL、时钟产生器,可配置倍频值;提供符合PCI2.2规

4、范的PCI总线接口,直接实现芯片和PCI总线的桥接功能;提供两个32位的定时器;提供在线调试的JTAG边界扫描接口。采用此芯片,能够实现高速的数据处理,保证系统工作的实时性,且由于带了PCI桥接功能,提供了和PCI总线的接口,经济可靠。  2硬件设计  2.1结构框图  如图1所示为系统的硬件结构框图。DSP控制板卡通过PCI总线与PC机连接,实现高速通信。DSP处理模块为主控制模块,使用主频为200MHz的TMS320C6205芯片作为主控制芯片。DSP处理模块充分利用了C6000系列DSP的快速计算能

5、力和高精度定时器,能够保证振镜标记机进行匀速、高速标记,这些由PC机是没有办法做到的。DSP的外围电路包括存储模块、复位控制、电源控制、时钟系统、JTAG端口、数模转换模块、CPLD逻辑控制模块和光电隔离模块等。其中存储模块包括FLASH模块和SDRAM模块,FLASH用来存储系统启动代码和软件代码,SDRAM用于提供软件运行时所需的额外存储空间。DSP控制板卡输出两路模拟量控制两块振镜的运动,输出Q开关控制信号以控制激光器的开关光,输入/输出16路光电隔离信号用于功能扩展。  2.2PC机与DSP的通信

6、  PCI总线是一种不依附于某个具体处理器的局部总线。从结构上看,PCI是在CPU和原来的系统总线之间插入的一级总线,具体由一个桥接电路实现对这一层的管理,并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲,使之能支持10种外设,并能在高时钟频率下保持高性能。PCI总线也支持总线主控技术,允许智能设备在需要时取得总线控制权,以加速数据传送。PCI总线相比起ISA总线,有传输速度快,传输量大的优点。  本系统选用TMS320C6205,该芯片自带了符合PCI2.2规范的PCI总线桥接功能,开发者免去

7、了PCI协议的硬件和软件实现,给系统设计带来了便利,缩短了开发周期,也节省了开发费用。开发者只需将PCI插槽上的总线信号和DSP芯片上相关的PCI总线信号直接相连即可。带“金手指”的DSP控制板卡可以直接插在PC机的PCI卡槽中使用,实现PC机与DSP之间的通信。PCI设备可以访问所有的内部RAM空间、外设和外部存储器空间。    DSP控制板卡使用的PCI总线宽度为32为(3.3V),总线频率为33MHz,传输速率为33×32/4MB/s=132MB/s。此传输速率为整个系统能实现高速运行提供了保障。 

8、 2.3CPLD逻辑控制  整个高速系统的逻辑控制是通过高速CPLD芯片来实现的。选用ALTERA公司的MAX7128E芯片实现,可用编程逻辑门为2500,宏单元数128,逻辑阵列块数8,用户可定义I/O脚100个,pin-to-pin延时为5ns。MAX7000系列器件可以通过编程器进行编程,也可以在线编程。本设计采用了在线编程(ISP)。ISP允许在设计开发过程中迅速方便地重复编程,简化了制作过程,允许器件在编程之前就先装

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。