有符号5位整数乘法器设计与制作

《有符号5位整数乘法器设计与制作》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、信息与工程学院EDA课程设计报告有符号5位整数乘法器设计与制作指导老师：学生姓名：学生学号：2009年12月25号一、课程设计的性质、目的和任务创新精神和实践能力二者之中，实践能力是基础和根本。这是由于创新基于实践、源于实践，实践出真知，实践检验真理。实践活动是创新的源泉，也是人才成长的必由之路。通过课程设计的锻炼，要求学生掌握电路的一般设计方法，具备初步的独立设计能力，提高综合运用所学的理论知识独立分析和解决问题的能力，培养学生的创新精神。二、设计课题要求掌握现代大规模集成数字逻辑电路的应用设计方法，进一步掌握电子仪器的正确使用方法，以及

2、掌握利用计算机进行电子设计自动化(EDA)的基本方法。三、设计的内容、电路原理和详细的设计过程1、设计内容及要求设计一个两个5位数相乘的乘法器。用发光二极管显示输入数值，用7段显示器显示十进制结果。乘数和被乘数分两次输入。在输入乘数和被乘数时，要求显示十进制输入数据。输入显示和计算结果显示，采用分时显示方式进行，可参见计算器的显示功能。2,电路原理2.1乘法器原理女据控制1s控制2输入模块乘法运算选择器带消零功能的显示L译码2—10进制转换——►原理说明：通常表示带符号二进制数时，最高位为"(T表示"+"号，最高位为°r表示"号，例如,01

3、101表示r+1W1"，而11101则表示"-nor。乘法运算通常采用移位相加方法实现。最终符号则用两个数的最高位采用异或"逻辑得到。2.2顶层原理原理图说明：通过一个

4、*输入模块”以及两个控制信号卩乘号"、"等号"将输入数据分别送到n乘法模块"的两个输入端，当控制信号"等于"号出现时，脉冲信号通过"与门"作用于”乘法模块*’，运算幵始。与此同时，通过控制信号：H乘号"、"等号"来控制"数据选择器n，分时将乘数、被乘数、计算结果送到”2--10进制转换模块n中；在"2--10进制转换模块”中，对数据进行转换，转为W进制，然后将数据送入’显示

5、译码模块"中进行译码，最终将结果通过数码管显示出来。2.3输入模块Namedenyu■^fushufu2fu1data2datalValuJ000DOX0DXDODCMCXFUJLDENYUFU2SHU[3..O]DATA2C3..o]FUDATAJL[3..o]SHURUxDENYU—.O]>FU>—OFUJLFU2KDATA2[3KDATAJLC320Ous40Ous60Ous80Ous11O]O]100Ous11120Ous源程序：libraryieee;useieee.std_logic_1164.all;entityshuruis

6、port(x，denyu:instdjogic;shu:instd_logic_vector(3downto0);fu:instd_logic;ful，fu2:outstd_logic;data2:outstd_logic_vector(3downto0);data1:outstd_logic_vector(3downto0));end;architecturebehaveofshuruisbeginprocess(shu，x，denyu)beginif(denyu='O*)thencasexiswhenfO->data1<=shu;fu1

7、<=fu;whenT=〉data2<=shu;fu2<=fu;whenothers=〉null;endcase;endif;endprocess;end;2.4乘法模块YUNSUANRX—DENG>—DIX-D2X-DATA21C3..O]DATAi[3..O]RDENGDJLD2DATA2[3DATAJL[3O]O]YOUTr7FU

8、XFUYOUTC7O]源程序：libraryieee;useieee.std」ogic_l164.all;useieee.std_logic_unsigned.all;entityyunsuanisport(

9、r，deng，dl，d2:instd_logic;data2:instd_logic_vector(3downto0);datal:instd_logic_vector(3downto0);fu:outstd_logic;yout:outstd_logic_vector(7downto0));end;architecturebehaveofyunsuanissignalf:std一logic;signalc:std_logic_vector(7downto0);beginprocess(r，deng，datal，data2)variable

10、m，n:std_logic;variablep，q:std_logic_vector(3downto0);variablecl，c2，c3，c4:std_logic_vector