dsp与fpga的并行通信方式设计与实现

《dsp与fpga的并行通信方式设计与实现》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、为了确保“教学点数字教育资源全覆盖”项目设备正常使用，我校做到安装、教师培训同步进行。设备安装到位后，中心校组织各学点管理人员统一到县教师进修学校进行培训，熟悉系统的使用和维护。DSP与FPGA的并行通信方式设计与实现　　摘要在DSP+FPGA实现的级联H桥型多电平逆变电路中，首要任务是实现DSP与FPGA的通信。本文设计了DSP+FPGA系统的硬件电路连接方式及通信软件，由DSP作为上位机，FPGA作为下位机，使用外部接口XINTF将DSP与FPGA二者相连。设计了DSP侧的主程序与中断服务程序，在FPGA内构造FIFO储存数据，编写FIFO的读写接口逻辑单元代

2、码。最后用内嵌逻辑分析仪采集了XINTF各信号线及FIFO各引脚的数据，验证了该并行通信方式的可行性。　　【关键词】DSPFPGAXINTFFIFO并行通信　　1引言为了充分发挥“教学点数字教育资源全覆盖”项目设备的作用，我们不仅把资源运用于课堂教学，还利用系统的特色栏目开展课外活动，对学生进行安全教育、健康教育、反邪教教育等丰富学生的课余文化生活。为了确保“教学点数字教育资源全覆盖”项目设备正常使用，我校做到安装、教师培训同步进行。设备安装到位后，中心校组织各学点管理人员统一到县教师进修学校进行培训，熟悉系统的使用和维护。　　级联H桥型多电平逆变电路在高压大功率

3、变流及交流传动系统中有十分广泛的应用。但是在数字控制的实现中，单片DSP芯片提供的PWM路数有限。一个三相七电平级联H桥型逆变电路就需要36路驱动脉冲，一片DSP上PWM脉冲数显然不能满足需要，而多片DSP并行工作又要考虑时钟同步问题。因此多采用DSP+FPGA系统生成多路驱动脉冲，其中DSP负责采样计算并定时发送多路脉宽数据到FPGA，FPGA产生多路三角载波并与脉宽数据实时比较生成SPWM波。实现该方法首要步骤是解决DSP与FPGA之间并行通信的问题。选用合适的DSP与FPGA芯片，构建实验平台并设计并行通信方式，通过外部接口XINTF进行通信，实现了DSP对

4、FPGA内构造的FIFO中数据的读写，并为基于DSP+FPGA的多电平逆变器驱动脉冲生成系统设计提供了依据。　　2总体结构设计　　采用TI公司的TMS320F28335型32位浮点数字信号处理器与AlteraCycloneIII系列的EP3C5E144C8N型现场可编程门阵列，构建通信系统。因为DSP与FPGA使用不同的时钟信号，选择在FPGA内构造FIFO进行数据缓存，编写FIFO读写程序，通过DSP的外部接口XINTF实现DSP与FPGA的并行通信，这一系统的硬件连接示意图如图1所示，各信号线的方向在图中列出。DSP将区域0的片选信号线XZCS0、写操作选通线

5、XWE0、读操作选通线XRD、19位地址总线XA0～XA18、16位双向数据总线XD0～XD15等信号线与FPGA的通用I/O口建立起连接。同时将FPGA的一个I/O引脚定义为中断信号线连接至DSP的通用输入/输出引脚GPIO0，作为XINT2的中断源，触发DSP中断。　　使用CPU计时器0每秒产生定时中断，DSP响应该中断，向FPGA中的FIFO中发送10个整型数，用来代表调制波脉宽等数据。FIFO写满10个数据后产生外部中断信号XINT2给DSP，DSP响应这个外部中断，将之前写入的10个数据读出并写到外扩RAM存储器，读出外扩RAM存储器内的数据，可以验证D

6、SP写入数据的正确性，从而实现DSP与FPGA两种芯片的双向并行通信。为了充分发挥“教学点数字教育资源全覆盖”项目设备的作用，我们不仅把资源运用于课堂教学，还利用系统的特色栏目开展课外活动，对学生进行安全教育、健康教育、反邪教教育等丰富学生的课余文化生活。为了确保“教学点数字教育资源全覆盖”项目设备正常使用，我校做到安装、教师培训同步进行。设备安装到位后，中心校组织各学点管理人员统一到县教师进修学校进行培训，熟悉系统的使用和维护。　　3DSP与FPGA通信程序设计　　掌握TMS320F28335型DSP外部接口XINTF的工作时序及FIFO存储器IP核的访问方式是

7、实现DSP与FPGA通信的基础。DSP的外部接口XINTF分为三个区域，分别是ZONE0、ZONE6、ZONE7。访问这三个区域所指向的外部空间就像访问DSP外扩RAM或FLASH存储器一样方便。三个区域对应三个不同范围的地址，有各自独立的片选信号线。对某一区域访问时，将相应的地址送到地址线，该区域片选信号变为低电平，对该区域的访问有效。每个XINTF区域的读写访问时序都可以分成三个阶段，建立、有效、跟踪，每个阶段的时间都可以配置，以满足不同速度外部设备的时序要求。对XZCS0区域进行写操作时，XZCS0信号首先拉低，写选通信号XWE0随之拉低，数据送到数据总线X

8、D上；进行