eda16位加法计数器的设计

《eda16位加法计数器的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、.WORD.格式.北京理工大学用程序输入方法设计一个16位二进制加法计数器学院：机械xxxx学院专业班级：10机械电子工程x班姓名：陈xx学号：10xxxxxx指导教师：xxx老师.专业资料.整理分享..WORD.格式.目录摘要I1绪论12计数器的工作原理23设计原理34电路系统的功能仿真126个人小结16参考文献17.专业资料.整理分享..WORD.格式.摘要计数器是数字系统中使用较多的一种时序逻辑器件。计数器的基本功能是统计时钟脉冲的个数，即对脉冲实现计数操作。计数器也可以作为分频、定时、脉冲节拍产生器和脉冲序列产生器使用。计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来

2、分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编计数器等等。本次课程设计将利用众多集成电路软件软件中的QuartusII软件，使用VHDL语言编程完成论文《用程序输入方法设计一个16位二进制加法计数器》，调试结果表明，所设计的计数器正确实现了计数功能。关键词：二进制；加法计数器；VHDL语言.专业资料.整理分享..WORD.格式.1绪论现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化，即EDA（ElectronicDesignAutomat

3、ion）技术。EDA技术就是依赖功能强大的计算机，在集成电路软件平台上，对以硬件描述语言HDL（HardwareDescriptionLanguage）为系统逻辑描述手段完成的设计文件，自动完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。一般所指的EDA技术，主要针对电子电路设

4、计、PCB设计和IC设计。EDA工具软件可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。常用的EDA工具软件平台有：Matlab、Protel、Proteus、OrCAD以及我们学习的本次课程结课论文所用到的QuartusII等。而且EDA工具软件平台一般都有第三方软件接口，以便于与其他软件联合使用。本次课程结课论文在设计16位二进制加法计数器时所用到的EDA软件工具平台是QuartusII。QuartusII是Altera公司的综合性PLD（可编程逻辑器件）开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescri

5、ptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。QuartusII通过和DSPBuilder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。本文将介绍在QuartusII平台上利用VHDL语言来实现16位二进制加法计数器的程序设计。.专业资料.整理分享..WORD.格式.2计数器的工作原理计数器是数字系统中使用较多的一种时序逻辑器件。计数器的基本功能是统计时钟脉冲

6、的个数，即对脉冲实现计数操作。其工作原理可概述为：当输入时钟脉冲的一个上升沿（也可以是下降沿）来临时，二进制数据的低一位加1（或减1），并向高位进1（或借1）。在没有外部约束条件时，计数器可进行与其二进制位数对应的数值的相应进制的自循环计数，如位数为3的计数器可进行8进制的自循环加法或减法计数。可根据需要来设置计数器的位数，并通过外部约束条件来人为设定计数器的计数模数，来得到计数进制符合需要的N进制计数器。所谓N进制计数器，是指一个计数器的计数过程，在经历时钟脉冲信号的个为N之后，二进制数据又回到初始状态的计数器。表2.1计数器的状态表时钟Q0Q1……Qn-1Qn0000..0000100……

7、0120010300……11…..…..……………………2n-111…..102n111..11112n+1000..0000图2.1计数器的状态图.专业资料.整理分享..WORD.格式.3设计原理本论文所设计的16位二进制加法计数器，其中16位计数器输出Q[15..0]=0000000000000000，时钟CLK的上升沿到来时，计数器处于预置工作状态，输出Q[15..0]=D[15..0]，D