基于CPLD和AD9857的数字化多模式调制单元设计.doc

《基于CPLD和AD9857的数字化多模式调制单元设计.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于CPLD和AD9857的数字化多模式调制单元设计　　0引言　　由于微电子和数字电路的飞速发展以及武器系统速度和性能的大幅提高，系统对雷达、导航、电子测量等领域内设备的频率范围、分辨率、频率转换时间、信号形式多样化等指标也提出了更高的要求。DDS（直接数字合成）技术以其极高的频率分辨率（几微赫量级）、极短的频率转换时间（几纳秒级）、相对带宽较宽、输出相位连续、具有任意波形输出能力等优势在数字调制电路中得到了广泛应用。　　本文介绍用于某跟踪雷达中的数字调制单元的应用设计方案。该方案采用DDS与CPLD相结合的方

2、法，并通过软件加载来产生各种信号，从而构成灵活可变的多频率、多模式的数字调制器。同时，该电路还具有数字化，体积小，可在线编程等特点。　　1数字调制单元设计　　1.1工作原理　　基于DDS芯片和CPLD的某雷达数字调制单元的原理框图如图1所示。该雷达数字调制单元的设计以AD9857为核心，AD9857是AD公司推出的一种高性能通用正交数字上变频器，其内部集成了半带滤波器、CIC滤波器、反SINC滤波器、高速数模转换器，其核心是一个相位连续的直接数字频率合成器（DDS）。在正交调制模式下，该DDS可接受串口输入的频

3、率控制字，其控制产生的正交本振信号与基带I、Q信号相乘后再相加，即可产生正交调制信号，最后通过14位的数模转换器变成模拟信号输出，从而实现信号的数字调制。该电路中CPLD首先通过AD9857的串口将各种控制字写入内部寄存器，以实现对AD9857的初始化，串口时钟使用外部10MHz晶振，初始化完成后，AD9857输出的PDCLK信号可作为I、Q数据的同步时钟。I、Q数据存储在EPROM中，CPLD中的地址产生单元以PDCLK信号作为基准来产生相应的地址，并将EPROM中的I、Q数据送入AD9857。　　　　图1数

4、字调制单元框图　　1.2串口初始化　　系统加电时，CPLD便可对AD9857进行初始化。初始化可通过AD9857的串口将各种控制字写入内部寄存器来实现，串口时钟使用外部10MHz晶振，其串口连接关系如图2所示。　　　　图2串口连接电路　　编写软件可采用MAX+PLUSII作为平台，采用模块化的方式，并结合VHDL和原理输入方式来完成，初始化模块的原理图符号如图3所示。　　　　图3初始化仿真符号　　图4所示是初始化部分的MAX+PLUSII仿真结果。　　　　图4初始化仿真结果　　1.3调制数据的并行连接　　AD9

5、857的并行接口主要由14位数据线D0～D13、时钟信号PDCLK、传输使能Txenable组成。　　为了使该电路具有多种调制模式，可将调制模式数据存储在EPROMCY7C291中，A0～A13为数据地址，A14～A15为调制模式选择。CY7C291的低14位数据D0～D13与AD9857的并行数据口连接，时钟信号由AD9857的PDCLK引脚提供。其并行连接关系如图5所示。　　　　图5并行数据口连接电路　　2调制信号的生成　　2.1相位编码调制信号的生成　　通常任意已调信号可以表示为：　　　　若令：I（n）=

6、cosФ（n），Q（n）=-sinΦ（n），则I（n）、Q（n）即是已调信号对应的I、Q基带数据。该跟踪雷达使用0、π相位编码信号，在式（1）中：若I（n）=0，Q（n）=FFH（低8位全是1），则：S（n）=sin（ω0n）；若I（n）=FFH（低8位全是1），Q（n）=0，则S（n）=cos（ω0n）。　　生成相位相差π的相同频率的正弦波，即可得到0、π相位调制信号对应的I、Q数据。由于并行数据流中的I、Q两路信号是交替传输的，所以，EPROM中存储的I、Q数据如图6所示。　　　　图60、π相位调制信号I、

7、Q数据　　为了快捷地控制频率，可在AD9857中将不同的频率控制字存储在不同的Profile中，然后用外部信号控制PS1、PS0引脚的切换，从而实现不同中心频率信号的快速生成。　　2.2非线性调频信号　　在非线性调频模式中（计算方式类同3.1.2）使用的基带I、Q数据如图7所示。　　　　图7非线性调频信号I、Q数据　　Txenable信号为占空比为10%的脉冲信号，可作为外部脉冲控制的输入信号。所产生的非线性调频信号的频谱如图8所示。图中的非线性调频信号的中心频率为30MHz，带宽为1.5MHz。　　　　图8非

8、线性调频信号频谱图　　3结束语　　通过测试数据说明，本文所述的数字调制系统可产生多种形式的调制信号，并可在脉冲间切换，而且体积小，便于系统集成。该系统目前已应用于某跟踪雷达系统，使用证明，其设计可以满足整机要求，使用效果良好。