台积电放大招：5nm明年试产 2nm以下工艺取得进展.doc

《台积电放大招：5nm明年试产 2nm以下工艺取得进展.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、台积电放大招：5nm明年试产2nm以下工艺取得进展　　最近在美国加州圣克拉拉举办的第24届年度技术研讨会上，台积电在场公布了一份最新的技术蓝图。台积电是全球第一大晶圆代工厂商，所以，台积电规划的这份技术发展蓝图，显然也就有被他人了解的价值和意义。　　　　在美国加州圣克拉拉举办的第24届年度技术研讨会上，台积电当场宣布7nm工艺已进入量产，在2019年初将投产EUV（极紫外光刻机）版的7nm+工艺。另外，台积电在会上还公布了5nm工艺节点的首个时间表，以及数种新的封装技术方案。台积电会继续将功耗低、漏电低的制程工艺技术推向在行业中更为主流的22/12nm工艺节点，并为客户提供多种且特

2、殊的制程工艺以及一系列的嵌入式存储方案；与此同时，台积电也在积极地探索未来的晶体管结构与原材料。从总体上看来，预计台积电在2018年可生产出1200万片晶圆，台积电的研发开支和资本开支均比以往有所增长；同样是在2018年，台积电设在南京的一座晶圆工厂开始量产16nmFinFET制程工艺。　　不过，有一个不好的消息是，就台积电而言，新的制程节点为自身带来的收益趋于更加薄弱；新的常态是，台积电研发并推出新的制程工艺节点，主要是为持续提升芯片的性能、降低芯片的功耗（功耗下降的幅度通常在10%-20%之间）。这对整个晶圆代工行业来说，新的封装技术与特殊的制程越来越重要。　　台积电已开始投入

3、量产7nm工艺，业界预计2018年会有50个以上的设计案投片，包括CPU、GPU、人工智能加速器芯片、加密货币挖矿专用芯片ASIC、网络路芯片、游戏机芯片、5G芯片和车用芯片等。台积电预计在2019上半年开始对5nm制程进行风险试产，该制程将最先用于手机与高性能的运算芯片；与台积电当前已量产的7nm工艺相比较，5nm工艺节点的密度可达1.8倍，可降低功耗20%左右，在速度上大约提升15%。　　市场研究机构TheLinleyGroup的分析师MikeDemler表示：“没有EUV，他们就无法提供与过去节点相同的微缩优势。如果你看7nm+制程，号称比7nm制程再微缩20%，因此EUV还

4、是更接近传统摩尔定律微缩水准所需的，而7nm到5nm节点的微缩效果只会更糟。”　　台积电明显有能力在2019年初开始量产EUV版的7nm+工艺，台积电现有的系统在2018年4月里以250W维持生产了数周的时间，预期2019年可达到300W，这是量产时所需的功率水准。不过要维持每日平均145W的功率，台积电仍需努力。台积电的研发副总经理米玉杰就此表态：“生产量正朝向满足量产所需发展。”除了透露在功率以及生产量方面的进步，米玉杰还表示，尽管仍超出三分之一，光阻剂量的减少幅度也朝着台积电在2019年第1季度量产的目标迈进；此外EUV光源的光罩护膜的穿透率目前达到83%，2019年应该可以

5、达到90%。米玉杰以数个案例为证明并表示，EUV光刻机可持续提供比浸润式步进机更佳的关键尺寸均匀度；台积电预期会同时在7nm+工艺以及5nm工艺节点的多个层采用EUV光刻机，并将在工厂中积极安装ASML的NXE3400微影设备。　　由此不难得出，台积电的EUV制程工艺量产计划与三星的量产时程相差仅在半年以内。三星已经表示将于2018年就导入EUV量产，而台积电与三星的EUV量产时程差距，其实尚不足以让苹果、高通等大客户更换代工厂商；市场研究机构VLSIResearch的执行长G.DanHutcheson表示，三星的EUV量产比起台积电只有几个月的领先，这在长期看来是微不足道的。　　

6、台积电的5nm工艺节点，目前正处于萌芽的阶段，预计在2018年6月会释出0.5版的EDA流程，在2018年7月则推出0.5版的设计工具套件；该工艺节点还有许多的IP功能区块要到2019年才会完成验证，这包括PCIe4.0、DDR4以及USB3.1介面。　　台积电所设定的目标是，2019年让10/7nm工艺节点的产量比当前增长3倍，达到年产110万片晶圆的目标；台积电的Fab18工厂已经在台南科学园区兴建中，2020年可望开始量产5nm工艺。　　台积电已为GPU与其他处理器开发出了CoWoS2.5D封装技术，还有适用于智能手机芯片的晶圆级扇出式封装InFO。台积电除了继续推广这两种技

7、术外，还将新增另外的封装技术方案。　　自2019年初开始，CoWoS技术将提供具备倍缩光罩两倍尺寸的硅中介层选项，而具备130μm凸块间距的版本将在2018年通过品质认证。InFO技术则会有四种衍生技术，其中存储基板应用的InFO-MS，将在1x倍缩光罩的基板上封装系统级芯片SoC与HBM，具备2x2μm的重分布层，将在2018年9月通过验证。InFO-oS有着与DRAM内存芯片更匹配的背向RDL间距，且已经准备就绪；一种名为MUST的多堆叠选项，将1-2颗芯片放在另