射频集成电路的电源管理.doc

射频集成电路的电源管理.doc

ID:27876338

大小:698.00 KB

页数:17页

时间:2018-12-06

射频集成电路的电源管理.doc_第1页
射频集成电路的电源管理.doc_第2页
射频集成电路的电源管理.doc_第3页
射频集成电路的电源管理.doc_第4页
射频集成电路的电源管理.doc_第5页
资源描述:

《射频集成电路的电源管理.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、射频集成电路的电源管理  随着射频集成电路(RFIC)中集成的元件不断增多,噪声耦合源也日益增多,使电源管理变得越来越重要。本文将描述电源噪声可能对RFIC性能造成的影响。虽然本文的例子是集成锁相环(PLL)和电压控制振荡器(VCO)的ADRF6820正交解调器,但所得结果也适用于其他高性能RFIC。  电源噪声会在解调器中形成混频积,因而可能导致线性度下降,并对PLL/VCO中的相位噪声性能造成不利影响。本文将详细描述电源评估方案,同时提供采用低压差调节器(LDO)和开关调节器的推荐电源设计。  凭借双电源和超高RF集成度,ADRF

2、6820是适合讨论的一款理想器件。它使用的有源混频内核与ADL5380正交解调器相似,PLL/VCO内核与ADRF6720相同,因此,本文所提供信息也可用于这些器件。另外,电源设计也可用于要求3.3V或5.0V电源、功耗相似的新型设计。  ADRF6820正交解调器和频率合成器(如图1所示)非常适合新一代通信系统。该器件功能丰富,包括一个高线性度宽带I/Q解调器、一个集成小数N分频PLL和一个低相位噪声多核VCO。另外集成一个2:1RF开关、一个可调谐RF巴伦、一个可编程RF衰减器和两个LDO。这款高度集成的RFIC采用6mm&TIm

3、es;6mmLFCSP封装。    图1.ADRF6820简化功能框图  电源灵敏度  受电源噪声影响最大的模块为混频器内核和频率合成器。耦合至混频器内核的噪声会形成无用信号,结果会导致线性度和动态范围下降。这对正交解调器尤其重要,因为低频混频积在目标频带之内。类似地,电源噪声可能导致PLL/VCO相位噪声性能下降。无用混频产物和相位噪声性能下降是多数混频器和频率合成器的常见问题,但确切的下降幅度取决于芯片的架构和布局。了解这些电源灵敏度有利于设计出更加鲁棒的电源,使性能和效率达到最优。  正交解调器灵敏度  ADRF6820采用一个

4、双平衡吉尔伯特单元有源混频器内核,如图2所示。双平衡意味着LO和RF端口都采用差分驱动方式。    图2.吉尔伯特单元双平衡有源混频器  在滤波器抑制高阶谐波以后,所得到的混频器输出为RF和LO输入的和与差。差项(也称为IF频率)在目标频带之内,是所需信号。和项在频带之外,要进行滤波处理。  理想情况下,只有所需RF和LO信号会输入混频器内核,但很少是这种情况。电源噪声可能耦合到混频器输入中并表现为混频杂散。根据噪声耦合源的不同,混频杂散的相对幅度可能不同。图3所示为一种示例混频器输出频谱,由于电源噪声的耦合,其与有用信号的混频产物也

5、出现在输出频谱上。在图中,CW对应于耦合到供电线路的连续波或正弦信号。比如,噪声可能是来自600kHz或1.2MHz开关调节器的时钟噪声。电源噪声可能导致两个不同的问题;如果噪声耦合到混频器输出,CW音将没有经过任何频率转换,出现在输出端;如果耦合发生在混频器输入端,则CW音会调制RF和LO信号,并在IF±CW产生积。    图3.电源噪声耦合条件下的示例混频器输出频谱  这些混频积可能接近目标IF信号,因此,要滤除它们是很困难的,动态范围损失是不可避免的。正交解调器尤其如此,因为它们的基带是复数且以直流为中心。ADRF6820的解调

6、带宽范围为直流至600MHz。如果用噪声频率为1.2MHz的开关调节器驱动混频器内核,则无用混频积会出现在IF±1.2MHz。  频率合成器灵敏度  本文末尾的参考文献针对电源噪声如何影响集成PLL和VCO提供了非常有价值的信息。其原理适用于采用相同架构的其他设计,但不同的设计需要单独进行电源评估。例如,ADRF6820VCO电源上的集成LDO比不采用集成LDO的PLL电源具有更强的噪声抑制能力。  ADRF6820电源域和功耗  要设计电源管理解决方案,首先要考察RFIC的电源域,以确定哪些RF模块由哪个域驱动、各个域的功耗、影响功

7、耗的工作模式以及各个域的电源抑制性能。利用这些信息,可以收集到RFIC的灵敏度数据。  ADRF6820的每个主要功能模块都有自己的电源引脚。两个域由5V电源供电。VPMX驱动混频器内核,VPRF驱动RF前端和输入开关。其他域由3.3V电源供电。VPOS_DIG驱动一个集成LDO,后者输出2.5V以驱动SPI接口、PLL的Σ-Δ调制器和频率合成器的FRAC/INT分压器。VPOS_PLL驱动PLL电路,包括参考输入频率(REFIN)、相位频率检测器(PFD)和电荷泵(CP)。VPOS_LO1和VPOS_LO2驱动LO路径,包括基带放大

8、器和直流偏置基准电压源。VPOS_VCO驱动另一个集成LDO,后者输出2.8V以驱动多核VCO。该LDO对降低对电源噪声的灵敏度十分重要。  ADRF6820可配置为多种工作模式。正常工作模式下,采用2850MHzLO时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。