如何利用TPS65023芯片实现数字视频系统的设计?.doc

如何利用TPS65023芯片实现数字视频系统的设计?.doc

ID:27872970

大小:100.50 KB

页数:8页

时间:2018-12-06

如何利用TPS65023芯片实现数字视频系统的设计?.doc_第1页
如何利用TPS65023芯片实现数字视频系统的设计?.doc_第2页
如何利用TPS65023芯片实现数字视频系统的设计?.doc_第3页
如何利用TPS65023芯片实现数字视频系统的设计?.doc_第4页
如何利用TPS65023芯片实现数字视频系统的设计?.doc_第5页
资源描述:

《如何利用TPS65023芯片实现数字视频系统的设计?.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、如何利用TPS65023芯片实现数字视频系统的设计?  引言  在数字视频创新已经成为数字信息产业热点的今天,数字视频系统的设计方法不断提高,数字视频系统的复杂度已经远远超过以往任何时候。达芬奇技术成功实现数字视频需要四大要素的最新进步,即:处理器、开发工具、软件以及系统专业技术。由于能够在集成这四种要素的平台中实现数字视频、音频、语音与话音技术,因此达芬奇技术可以为数字视频的当前变革打下基础。  本设计是在一块60*60mm的PCB板上来完成视频的采集、处理与显示。由摄像头采集的视频图像经由解码器

2、转换成达芬奇处理器能够处理的格式,在CodecEngine中实现H.264、MPEG-4编解码,在LCD液晶屏上最高能达到1280*720分辨率下30fps(帧/每秒)流畅显示。这样的数字视频系统能达到尺寸小,功能强,设计灵活,实用性广的优点。  1.1.系统的总体架构及工作原理  2.1.1TMS320DM*6器件总揽达芬奇处理器TMS320DM*6是基于业界最高性能的DSP平台—TITMS320C6000?由ARM926EJ-S内核、TMS320C64x+DSP内核、系统控制、视频处理子系统(V

3、PSS)、电源管理、外部存储器接口、外围控制模块等功能模块组成。  TMS320DM*6中的ARM926EJ-S内核具有16KB指令和8KB数据Cache及16KBROM和16KBRAM。TMS320C64x+DSP内核具有32KBL1程序RAM/Cache、80KBL1数据RAM/Cache及64KBL2RAM/Cache。具有DDR2内存控制器;64通道增强型DMA控制器;串行端口(3个UART、I2C、SPI、音频串口);3个64位通用定时器;10/100M以太网;USB2.0端口;3个PWM

4、端口;多达71个通用I/O口;支持MMC/SD/CF卡等。系统控制模块提供了看门狗、中断控制器、电源管理控制器、复位控制器及2个片上振荡器。视频处理子系统(VPSS)有用于视频输入的视频前端输入(VPFF)接口由CCD控制器(CCDC),预处理器、柱状模块、自动曝光/白平衡/聚焦模块(H3A)和寄存器组成;和用于视频输出的视频后端输出(VPBE)接口由屏幕菜单式调节器(OSD)、视频编码器(VENC)和四路10bitDACs组成。  1.2系统的硬件组成及工作原理  整个数字视频系统采用的是由达芬奇

5、处理器(TMS320DM*6)、DDR2SDRAM、NANDFLASH、视频解码器TVP5146、电源管理芯片TPS65023,LTC3412加上外围接口芯片的方案。视频解码器把CCD摄像头传过来的模拟视频信号进行模/数转换,变成符合ITU-BT.656标准的数字视频信号,然后将数字视频信号传到达芬奇处理器的视频处理子系统的前端进行预处理经过CodecEngine编解码后送到视频处理子系统的后端,直接输出数字视频信号到显示终端上或是通过四路54MHz的DACs来提供NTSC/PAL制式的模拟视频输出

6、。DM*6上的ARM端主要做为控制器来控制视频解码芯片和外围接口芯片,DSP端主要负责视频编解码工作。系统硬件框图如图1所示    图1系统硬件框图  1.2.视频部分的硬件结构及其分析  2.2.1视频采集与解码  本设计选用TI公司的视频解码芯片TVP5146完成从模拟到数字视频的转换。TVP5146允许10路模拟视频输入,具有4路10bitA/D转换器;场同步信号VS,行同步信号HS,奇偶场信号FID,时钟输出信号DATACLK等都由引脚直接引出,省去同步时钟电路的设计。  TVP5146上的

7、Y[9:2]为输出的亮度视频信号,DATACLK为行锁定系统的输出时钟,像素时钟频率为27MHz,用来同步数据采集,HS为行同步信号,VS为场同步信号分别与达芬奇处理器DM*6视频端口对应的信号相连接。HS的高电平表示一行有效采样点个数,VS的高电平表示一场有效信号,对于NTSC制信号,单场为243行,奇偶场信号FID为”1”时,表示当前为奇数场,为”0”表示偶数场。视频解码芯片与DM*6的接口电路如图2所示。    图2视频前端模块接口  2.2图像处理与显示  实时图像处理系统设计的难点是如何在

8、有限的时间内完成大量图像数据的处理。只有图像处理系统的处理速度达到每秒25帧以上时才能达到实时的效果并且要想在显示终端上显示出高清晰的图像最重要的就是在CodecEngine中的视频编解码运算。而达芬奇处理器能通过多种复杂的视频编解码来实现高清视频输出,如MPEG-4编解码能显示30fps分辨率为720p(1280*720);H.264编解码能显示30fps分辨率为D1(720*480)等。TMS320DM*6处理器视频处理子系统中的视频后端提供的在线视频显示处理器既

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。