欢迎来到天天文库
浏览记录
ID:27867463
大小:24.50 KB
页数:3页
时间:2018-12-06
《四家巨头构建7纳米芯片,计划在2018年交付.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、四家巨头构建7纳米芯片,计划在2018年交付 赛灵思、Arm、Cadence和台积公司今日宣布一项合作,将共同构建首款基于台积7纳米FinFET工艺的支持芯片间缓存一致性(CCIX)的加速器测试芯片,并计划在2018年交付。这一测试芯片旨在从硅芯片层面证明CCIX能够支持多核高性能ArmCPU和FPGA加速器实现一致性互联。 出于功耗及空间方面的考虑,在数据中心内对应用进行加速的需求日益增长,诸如大数据分析、搜索、机器学习、4G/5G无线、内存内数据处理、视频分析及网络处理等应用,都已受益于可在多个系统部件中无缝移动数据的加速器引擎
2、。CCIX将支持部件在无需复杂编程环境的情况下,获取并处理位于任何地方的数据。 CCIX将利用现有的服务器互连基础架构,实现对共享内存更高带宽、更低延迟和缓存一致性的访问。这将大幅提升加速器的可用性以及数据中心平台的整体性能和效率,降低进入现有服务器系统的壁垒,并改善加速系统的总拥有成本(TCO)。 据悉,这款采用台积7纳米工艺的测试芯片将以Arm最新的DynamIQCPU为基础,并采用CMN-600互联片上总线和其他基础IP。为了验证完整的子系统,Cadence提供了关键I/O和内存子系统,其中包括了CCIXIP解决方案(控制器和
3、PHY)、PCIExpress®4.0/3.0(PCIe®4/3)IP解决方案(控制器和PHY)、DDR4PHY、外设IP(例如I2C、SPI和QSPI)、以及相关的IP驱动程序。Cadence的验证和实施工具将被用于构建该测试芯片。测试芯片可通过CCIX片到片互联一致性协议(CCIXchip-to-chipcoherentinterconnectprotocol)实现与赛灵思16纳米Virtex®UltraScale+™FPGAs的连接。 测试芯片将在2018年第一季度流片,并于2018年下半年提供芯片。 赛灵思首席运营官Vict
4、orPeng表示:“我们正在通过先进技术的创新实现计算加速,因此对于此次合作我们感到非常兴奋。我们的Virtex®UltraScale+™HBM系列采用了第三代CoWoS技术,该技术是我们与台积公司共同研发的,现已成为CCIX的HBM集成和高速缓存一致性加速的行业装配标准。” Arm公司副总裁暨基础架构部门总经理NoelHurley表示:“随着人工智能和大数据的蓬勃发展,我们发现越来越多的应用对异构计算提出持续增长的需求。这一测试芯片将不仅证明Arm的最新技术和一致性多芯片加速器可拓展至数据中心,更展现了我们致力于解决快速轻松访问数据
5、这一挑战的承诺。此次针对一致性内存的创新协作是迈向高性能、高效率数据中心平台的重要一步。” Cadence高级副总裁兼IP部门总经理BabuMandava表示:“通过与合作伙伴构建高性能计算的生态系统,我们将帮助客户在7纳米和其他高级节点上快速部署创新的新架构,从而服务于不断增长的数据中心应用。CCIX行业标准将有助于推动下一代互联,提供市场所需的高性能缓存一致性。” 台积公司设计暨技术平台副总经理侯永清博士表示:“人工智能和深度学习将深刻影响诸多行业,包括医疗健康、媒体和消费电子等。台积最先进的7纳米FinFET工艺技术具备高性能
6、和低功耗的优势,可满足上述市场对高性能计算(HPC)应用的不同需求。
此文档下载收益归作者所有