去耦电容的选择、容值计算和pcb布局布线详解.doc

《去耦电容的选择、容值计算和pcb布局布线详解.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、去耦电容的选择、容值计算和pcb布局布线详解　　去耦电容的应用的非常广泛，在电路应用过程中对于去耦电容的容值计算和PCB电路布局布线有一些我们必须要了解的技巧。　　有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播，和将噪声引导到地。　　去耦电容的容值计算　　去耦的初衷是：不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。使用表达式：　　C⊿U=I⊿t　　由此可计算出一个IC所要求的去耦电容的电容量C。　　⊿U是实际电源总线电压所

2、允许的降低，单位为V。　　I是以A（安培）为单位的最大要求电流；　　⊿t是这个要求所维持的时间。　　去耦电容容值计算方法：推荐使用远大于1/m乘以等效开路电容的电容值。　　此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。　　等效开路电容定义为：　　C=P/（fU）式中：　　P——IC所耗散的总瓦数；　　U——IC的最大DC供电电压；　　f——IC的时钟频率。　　　　电容的容值选择一般取决于电容的谐振频率。　　不同封装的电容有不同的谐振频率，下表列出了不同容值不同封装的电容的谐振频率：

3、　　　　需要注意的是数字电路的去耦，低的ESR值比谐振频率更为重要，因为低的ESR值可以提供更低阻抗的到地通路，这样当超过谐振频率的电容呈现感性时仍能提供足够的去耦能力。　　降低去耦电容ESL的方法　　去耦电容的ESL是由于内部流动的电流引起的，使用多个去耦电容并联的方式可以降低电容的ESL影响，而且将两个去耦电容以相反走向放置在一起，从而使它们的内部电流引起的磁通量相互抵消，能进一步降低ESL。（此方法适用于任何数目的去耦电容，注意不要侵犯DELL公司的专利）　　IC去耦电容的数目选择　　在设计原理图的时候，经常遇到的问题是为芯片的电源引

4、脚设计去耦电容，上面已经介绍了去耦电容的容值选择，但是数目选择怎么确定呢？理论上是每个电源引脚最好分配一个去耦电容，但https://mp.weixin.qq.com/cgi-bin/appmsg？t=media/appmsg_edit&action=edit&type=10&isMul=1&isNew=1&lang=zh_CN&token=1045897676是在实际情况中，却经常看到去耦电容的数目要少于电源引脚数目的情况，如freescale提供的iMX233的PDK原理图中，内存SDRAM有15个电源引脚，但是去耦电容的数目是10个。

5、　　去耦电容数目选择依据　　在布局空间允许的情况下，最好做到一个电源引脚分配一个去耦电容，但是在空间不足的时候，可以适当削减电容的数目，具体情况应该根据芯片上电源引脚的具体分布决定，因为厂家在设计IC的时候，经常是几个电源引脚在一起，这样可以共用去耦电容，减少去耦电容的数目。　　电容的安装方法电容的摆放　　对于电容的安装，首先要提到的就是安装距离。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。容值稍大些的可以距离稍远，最外层放置容值最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片。另外的一个原因是：如果去耦电容

6、离IC电源引脚较远，则布线阻抗将减小去耦电容的效力。　　还有一点要注意，在放置时，最好均匀分布在芯片的四周，对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置，一般都是均匀分布在芯片的四个边上的。因此，电压扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦。　　电容的安装　　在安装电容时，要从焊盘拉出一小段引出线，然后通过过孔和电源平面连接，接地端也是同样。放置过孔的基本原则就是让这一环路面积最小，进而使总的寄生电感最小。图16显示了几种过孔放置方法。　　　　第一种方法从焊盘引出很长的引出线然后连接过孔

7、，这会引入很大的寄生电感，一定要避免这样做，这时最糟糕的安装方式。　　第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多，寄生电感也较小，可以接受。　　第三种在焊盘侧面打孔，进一步减小了回路面积，寄生电感比第二种更小，是比较好的方法。　　第四种在焊盘两侧都打孔，和第三种方法相比，相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小，只要空间允许，尽量用这种方法。　　最后一种方法在焊盘上直接打孔，寄生电感最小，但是焊接是可能会出现问题，是否使用要看加工能力和方式。推荐使用第三种和第四种方法。　　需要强调一

8、点：有些工程师为了节省空间，有时让多个电容使用公共过孔。任何情况下都不要这样做。最好想办法优化电容组合的设计，减少电容数量。由于印制线越宽，电感越小，从焊盘到过孔的引出线尽量加宽