中国芯片行业将不能错过哪几个技术趋势?.doc

中国芯片行业将不能错过哪几个技术趋势?.doc

ID:27841888

大小:1.22 MB

页数:12页

时间:2018-12-06

中国芯片行业将不能错过哪几个技术趋势?.doc_第1页
中国芯片行业将不能错过哪几个技术趋势?.doc_第2页
中国芯片行业将不能错过哪几个技术趋势?.doc_第3页
中国芯片行业将不能错过哪几个技术趋势?.doc_第4页
中国芯片行业将不能错过哪几个技术趋势?.doc_第5页
资源描述:

《中国芯片行业将不能错过哪几个技术趋势?.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、中国芯片行业将不能错过哪几个技术趋势?  集成电路领域顶会包括了硬件设计的ISSCC(国际固态电路会议),器件工艺制造的IEDM(国际电子器件会议),还有EDA工具的DAC(设计自动化会议)。2018年DAC也选在了三番,与开ISSCC的万豪隔街相望。会议大热自然是deeplearning,大小session无数,涵盖了从HW/SW/Algorithmcodesign到ApproximaTIonCompuTIng,以及Processing-in-Memory等一干问题。然而,在AI和IoT之外,小编却嗅到了一些星

2、星之火,由于不是大热,少有国人关注。但是,这些技术若是燎原,却极有可能改变未来集成电路芯片的关键走向。在这举国AI的浪潮,突然担心若是我们错过了这个点,恐被再一次被西方邪恶势力拉开十年差距。话不多说,让我们来揭开这一星星之火的面纱——面向领域专用(DomianSpecifc)的敏捷开发(agiledevelopment)。  不以流片为目的硬件设计都是耍流氓?  本次DAC的keynote中我们又见到来的四处走穴的图灵奖大佬——DavidPatterson,而他又双叒(拼音:ruo4)叕(拼音:zhuo2)讲了这

3、个亘古不变的topic。    不过作为负责任的大佬,Patterson还是相比于ISSCCtalk(视频URL:https://youtu.be/NZS2TtWcutc)多加了不少新内容,比如Spectre事件之后大家从安全性角度对体系结构的反思。不过,小编觉得另两点额外突出:  (1)摩尔定律实高歌猛进的今天,集成电路制造成本的迅速降低与饱和让芯片设计的准入门槛几乎消失。现在,1x1平方毫米的65nm设计单价已经回落到5K美元,即使是28nm也不到2万刀。下图是esilicon2016年关于TSMC的各个节点

4、的报价(2mmx2mm,28nm是1.6mmx1.6mm,单位欧元,可以Google到的)    这已经到了北美硅工码农一个月工资(税后哦)就能流个带RISCV和NVDLA的年代,流片贵?扯淡把~  (哪里有流1x1的代理?北美有MOSIS和Muse,中国有“摩尔之星”大学计划,让高校没有难做的芯片的团购计划)  可事实是,流片的花费越来越高,相比于制造制造成本的稳定发展,EDA软件/设计验证/后端实现的成本却指数上升。业界把这类成本称为NRE(nonrecurrentengineering,一次性工程费用)。 

5、   更有甚者,SiFive的首席架构、UCB教授,RISCV基金会主席KrsteAsanovic认为,Moore定理应该被修正,不是单位晶体管的制造成本下降,而是为一个晶体管的实现投入的NRE的下降。(DAC2018,session59)  (2)随着Moore定律的实质停止(除非你是苹果华为,否则10nm以下可以基本拜拜。实际情况是,很多高校其实已经停在40/65这个节点上),加上darksilicon的power上限,领域专用(DomainSpecific,DS)设计已是不可逆的大潮。毕竟专用设计可以很轻松

6、的将效率提高2到3个数量级。Patterson大佬最爱的例子就是Google的TPU:    在这次的DAC演讲中,DomainSpecific已经不仅限于DSArchitecture,大佬还强调了DSlanguage的迸发,并且很快地,在DSA和DSL中通过软硬件协同设计(Hardware/Sofwarecodesign)迅速推进一个IT新纪元——CS(软件)和EE(硬件)是一家。  听上去这个春秋大梦还很远,但10年在这个世纪过的不会太长。  在这两个趋势下,谁先握有低NRE成本的敏捷开发方法学,谁就将成为后

7、摩尔定律时代的新霸主。  人家的政府,关注得更超前  最早意识这一紧迫性的可能是美国国防高级研究计划局(DefenseAdvancedResearchProjectsAgency,DARPA,隶属于美帝国防部)。2015年,DARPA就设立了面向基于敏捷开发方法学的集成电路项目CircuitRealizaTIonAtFasterTImescales(CRAFT)。其中,特别强调的是面向对象的设计方法学,有没有感觉硬件设计正在经历软件工程从C到C++的时代?    在传统ASIC时代,传统的从算法描述,硬件描述,R

8、TL到电路网表到版图的传统流程(每一阶段都要反馈验证)的思路将被打破,成为了面向对象的前馈方法学,从设计到版图,可能只需要几天,甚至几个小时。  CRAFT项目的一个最具代表性产物就是CHISEL(还有CHISEL2/FIRRTL),RISC-V时代新明星。    Chisel是概念到实现方式上,都完美的体现了敏捷开发的初衷。值得注意的是CHISEL从本质和HLS有所区隔

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。