fpgacpld设计学习笔记(特权同学完整版)

《fpgacpld设计学习笔记(特权同学完整版)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、1、FPGACPLD设计学习笔记(特权同学完整版)题记：这个笔记不是特权同学自己整现的，特权同学只是对这个笔记做了一下完莕，也忘了是从那DOWNLOAD來的，首先对牿理莕表示感谢。这些知识点确实都很实用，这些设计思想或齐也可以说是经验吧，足很值得毎一个有志于FPGA/CPLD方而发展的工程师学习的。1、硬件设计基本原则⑴、速度S曲积f•衡和力:换原则：一个设计如果时序余虽较大，所能跑的频率远高于设计耍求，能可以通过模块复用來减少粮个设计消耗的芯片面积，这就足用速度优势换而积的节约；反之，如果一个设

2、计的时序要求很高，荇通方法达不到设计频率，那么可以通过数据流中并转换，并行fi制多个操作模块，对整个设计采用“乒乓操作”和“卑并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从而实现了用面积复制换取速度的提高。(2)、硬件原则:理解HDL本质(3)、系统原则：整体把握(4)、同步设计原则:设计时序稳定的基本原则2、Verilog作为一种HDL语言，对系统行为的逑模方式是分层次的。比较觅要的层次有系统级(system)、灯法级(Algorithm)、寄存器传输级(RTL)、逻辑级(L

3、ogic)、门级(Gate)、电路开关级(Switch)。3、实际工作中，除了描述仿真测试激励(Testbench)时使用for循环语句外，极少在RTL级编码中使用for循环,这是因为for循坏会被综合器展开为所冇变呈情况的执行语句，甸个变呈独立占用寄存器资源，不能有效的女用硬件逻辑资源，造成巨大的浪费。•般常用case语川代矜。4、if...else...和case在嵌套描述吋是有很大区别的，if...else...是有优先级的,-•般来说，第一个if的优先级最髙，扱后一个else的优先级址低。而

4、case语句足平行语句，它足没々优先级的，而迷、Z优先级结构志要耗赀人说的逻辑资源，所以能用case的地方就不要用if...else...语句。补充：1.也可以用if...;if...;if...;描述不带优先级的"平行”语句。(但逛这样容易引入锁存器)5、FPGA•般触发器资源比较卞诘，ifdCPLD组介逻辑资源史卞岱。6、FPGA和CPLD的纟II成：FPGA基本打"J•编程I/O平元、基本付编稈逻倒:中元、嵌入式块RAM、丰诏的布线资源、欣炭嵌入功能肀元和内嵌V川硬核笠6部分组成。CPLD的结

5、构相对比较简单，主要山讨编稈I/O单元、堪本逻辑单元、布线池和此他辅助功能模块纟II成。7、BlockRAM:3种块RAM结构，M512RAM(512bit)、M4KRAM(4Kbit)、M-RAM(64Kbit).M512RAM:适合做一些小的Buffer、FIFO、DPRAM、SPRAM,ROM等:M4KRAM:适用于-•般的需求M-RAM:适合做大块数椐的缓冲区。刈nx和LatticeFPGA的LUTuf以灵活配置成小的RAM、ROM、FIFO等存储结构，这种技水被称为分布人RAM补充：但是在

6、-般的没计中，不提侣用FPGAZCPLD的片内资源妃迓成大撖的存储器，这纪处于成本的考虑。所以尽景采用外接存储器。8、卉川芯片内部的PLL(PhaseLockedLoop模拟锁相环)或DLL(DelayLockedLoop数字锁相环)资源完成时钟的分频、倍频率、移相等操作，不仅简化了设计，并且能存效地提高系统的梢度和工作稳定性。DLL足丛子数•抽样方式.在输入时钟和反馈吋钟之入这迟.使输入B、)钟和反馈B、J钟的上升沿一•致來实现的，又称数宇锁扣环，PLL使川了电/E控制延迟.川VCO來实观和DLL

7、屮类试的延迟功fig.乂称断⑽UIW.功能上/5M以实现倍低分频、占空比调整.但足PLL调节范闹更火.比如说：XILINX使川DLL.W能够2,4倍狼ALTERA的PLL可以实现的怙純范用就史大毕竞一个是校拟的、一个坫数字的.沔古之闾的对比：对于PLL.用的晶振存在不挖定件.而且会累加相位锚iX，而DLL在这点上做的W，，抗哚声的能力强咚：但PLL在时钟的综合万面做衔吏好些，总的來说PLL的应川多.DLL则在jitterpowerprecision等万曲优于PLL,II前大多数FPGA「尚邯在FPG

8、A内部集成了硕的DLL(Delay-LockedLoop)或者PLL(Phase-LockedLo叩>.川以完成吋钟的《粘坆.低抖动的侪相、分剡、/,•空比调怙移相荠.日盼离卻FPGA产品集成的DLL和PLL资湘越來揸丰苗，功能揸來越女杂.粘没越來越岛(一般在ps的数S级).Xilinx芯/V主超來成的足DLL,而Altera芯什災成的足PLL.Xilinx芯片DLL的換块名称为CLKDLL.在岛拖FPGA屮.CLKDLL的增弥塱投块为DCM(DigitalClock