采用射频功率mosfet设计功率放大器

《采用射频功率mosfet设计功率放大器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、南京信息职业技术学院《设计功率放犬器》论文题目：采用射频功率MOSFET设计功率放大器院系：电子信息学院班级：11212P姓名：吕远庆学号：23采用射频功率MOSFET设计功率放大器摘要:本文介绍了采用射频功率MOSFET设计50MHZ/250W功率放大器的设计过程。叙词：功率放大器，射频Abstract：Thedesignprocedureof50MHz/250WpoweramplifierwithRFpowerMOSFETisintroducedinthispaper.Keyword:poweramplifierradiofrequency1.引言本文设计的50MHz/250W功

2、率放大器采用美国APT公司牛产的推挽式射频功率MOSFET管ARF448A/B进行设计。APT公司在其生产的射频功率MOSFET的内部结构和封装形式上都进行了优化设计，使之更适用于射频功率放大器。下面介绍该型号功率放大器的电路结构和设计步骤。2.50MHZ/250W射频功率放大器的设计高压射频功率放大器的设计与传统低压固态射频功率放大器的设计过程有着显著的不同，以下50MHz/250W功率放大器的设计过程将有助于工程技术人员更好的掌握高压射频功率放大器的设计方法。2.1射频功率MOSFET管ARF448A/B的特点ARF448A和ARF448B是配对使用的射频功率MOSFET,反向耐

3、压450V,采用TO-247封装，适用于输入电压范围为75V-150V的单频C类功率放大器，其工作频率可设置为13.56MHz、27.12MHz和40.68MHz。ARF448A/B的高频增益特性如图1所示。从图中可以看出，当频率达到50MHz时，ARF448的增益约为17dB。2.2设计指标50MHZ/250W功率放大器的设计指标如下：(1)工作电压：＞100V；(2)工作频率：50MHz；(3)增益：＞15dB；(4)输出功率：250W；(5)效率：＞70%；(6)驻波比：＞20:1；2.3设计过程功率放大器的输入阻抗可以用一个Q值很高的电容来表示。输入电容的取值可以参照相应的设

4、计表格，从中可以查出对应不同漏极电压时的电容取值。当ARF448的漏极电压为125V时,对应的输入电容值为1400pFo输入阻抗取决于输入功率、漏极电压以及功率放大器的应用等级。单个功率放大器开关管负载阻抗的基本计算公式如式(1)所示。Rpdd•'ds(0n)广1*卩。注意，利用公式(1)可以准确的计算出A类、AB类和B类射频功率放大器的并联负载阻抗，但并不完全适用于C类应用。对于C类射频功率放大器，应当采用式(2):＜■Rp-(0.93Vdd)2/l.2Po＜可以算出，当Vdd为150V时，Rp的取值相当于Vdd为50V时的9倍，这对输出负载匹配非常有利。但是，需要注意的是，此时

5、功率MOSFET输岀电容的取值并没有发生明显的变化。由于高压状态下的并联输岀阻抗显著增大，输出容抗也将显著增大。换句话说，此时输岀容抗将起主要作用。因此，在设计过程中，应当采取相应的措施克服输出容抗的作用。推挽工作过程需要一个平衡电路，每个开关管的漏极均与一个双股扼流电感相连，采用这样的结构有利于磁通的平衡。综合考虑最大输出功率和最坏工作条件，Vdd应取为125Vo这样，每个开关管将提供125W的输出功率，与1400pF的输出电容Cos并联的漏极阻抗为90欧姆。可以采用增加分流器或串联电感的方法对输出电容进行补偿。由于已经在开关管的漏极上采用了双股扼流电感，因此输岀电容补偿措施可以考

6、虑采用串联补偿电感。为了使漏极阻抗呈纯阻性，应当在开关管的漏极上串联电感。Rp可以通过公式(2)计算得到，而Cos是Vdd的反函数。计算岀Rp和Xcos之后，选取适当地串联电感，可以实现共扼兀配，如图2所示。其中，Cop与并联输岀阻抗Cos有关。通过公式(2)可以计算出Rp等于90欧姆，输出电容为125pFo在50MHz频率下，电抗Xcos为一j25・4欧姆。由此可以算出Rs为6.6欧姆，而所需的最优取值为6.25欧姆。这就需要将漏极电压稍稍调低或者将输出功率稍稍调高即可获得所需的最优取值。但是，在实际工作过程中，如果不能通过调整漏极电压或输出功率的方法获得所需的串联等效阻抗值，可以

7、考虑在开关管上并联一个电容以增大Cos的取值，这样Ls的取值也将相应的变化。增大JLs使Xcos过补偿可以增大有效Rs值。如果在负载端增加一个分流电容，可以增大有效Rs值。图3中的电容C8就是这个分流电容。这样，电感、分流电容和输出电容就构成了一个71形网络。尽管功率放大器的DC非常高，但是由于工作频率高达50MHz,MOSFET的输入电容将使其输入阻抗呈现射频短路状态。虽然可以通过增加匹配网络來实现阻抗匹配，但是匹配网络的Q值将很高，其成本也将大大提高。