微机教师指导手册23

微机教师指导手册23

ID:27803610

大小:394.42 KB

页数:9页

时间:2018-12-06

微机教师指导手册23_第1页
微机教师指导手册23_第2页
微机教师指导手册23_第3页
微机教师指导手册23_第4页
微机教师指导手册23_第5页
资源描述:

《微机教师指导手册23》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、课题总线与接口目的任务1、了解总线的基本概念、作用2、8086/8088总线系统重点难点建立总线的读/写周期概念2、8086/8088的最小模式和最大模式教学方法讲授使用教具传统教学法(粉笔和黑板)提问、作业备课时间上课时间审批教研室主任(签字):年月日系主任(签字):5.4接口与总线5.4.1总线技术总线是一组公用导线,一些数据源中的任何一个都可以利用它传送数据到另一个或多个目的。总线是分时复用的,在特定时间周期内,总线只能为一个源专用,从属于一个源。也就是说,总线是一组能为多个部件分时共享的公共信息传送线

2、路,分时和共享是总线的两个特点。5.4.2PC系统总线PC机系统采用8086/8088微处理器。该处理器要用40个引脚的双列直插式陶瓷封装,均要用分时复用的地址/数据总线,这些引脚具有两种功能。微处理器有两种工作方式:最小方式和最大方式。最小方式用于由单微处理器组成小系统,由8086/8088直接产生小系统所需的全部控制信号。最大方式用于多微处理器系统,8086/8088不直接提供用于存储器或I/O读写的读写命令等控制信号,只是将操作类型的状态信息输出,由总线控制器8288对状态信息进行译码而产生相应的控制信

3、号。5.4.3总线技术接口1.总线读/写周期8088的读总线周期和写总线周期如图所示。ai5-aw地址■出、AP,~ADO〈地讯綸出—〉〈散亦输入〉ALE1KVMXXRI)/m/KV8088读总线周期C^i.K——-个AflMI期2Tir、6入心一—(地址输出X状••出>AY地址檢出>A!),-Al),—―(KhlWI出X政您編出>IO/MXDT/RMl*OHBAHiB<■■DEN/8088写总线周期以上所述是最小模式下内存或接口的总线周期。在最大模式下,情况是类似的,这里不再说明。另外需说明的是,当内

4、存或接口的速度比较慢,使得在4个时钟周期里不能对它们进行正确地读写时,可通过时钟产生器(8284)产生前面曾提到的READY信号并将其加到8088±o8088CPU在每个总线周期的T3的开始时刻查看READ丫的状态。若此时READ丫为低电平,则CPU不执行T4而是在T3之后插入一个等待的时钟周期Two在Tw的开始时刻,再次查看READY,若仍为低电平,则再插入一个Two此过程一直进行到某个Tw开始,READY为高电平时。这时,下一个时钟周期就是一个总线周期的最后一个时钟周期T4o可见,利用READY信号,我们

5、可以插入若干个Tw,使用总线周期延长,达到可靠地读写内存和接口的目的。等待总线周期如图所示。还有一点需要注意,CPU的读(-RD)或写(WR),是在T4开始时刻(或-RD.A/VR信号的后沿)进行的。这时数据线上的数据是稳定的,且只有这样,利用READ丫插入Tw才有意义。图5-378088CPU的读/写等待总线周期1.锁存器与驱动器在形成8088(86)系统总线时,常用到具有三态输出的信号锁存器8282和828308282是正邑输出,8283是反向输出,其它性能完全一样。其引线(教材)如图5-38所示。其中的

6、OE为输出允许信号,低电平有效,正常输出。高电平使Doo-Dot处于三态。STB为锁存信号,高电平有效。该锁存器与下一章节讲到的74LS373>74LS374十分类似,被广泛地应用在系统设计和实际使用中。对于数据总线,可采用双向驱动器。在构成系统总线时,常用8286或8287o8286是正向的,8287是反向的,其它性能完全一样。其框图如(教材)图5-39所示。从图5-36中可以看到,OE是底电平有效,T是三态门传送方向控制。当OE=0「T=0时,由B边向A边传送;时,由A边向B边传送。当OE=f时,A、B边

7、均处于高阻状态。类似于这样的器件还有经常使用的74LS245,我们将在下一章节中介绍。1.系统总线的形成(1)在最小模式下8088X作在最小模式下,系统总线如图所示。IO/MRDWRAisAxAo°。8088最小模式下总线形成(2)在最大模式下为了实现最大模式下工作,形成系统总线要使用厂家提供总线控制器8288o总线形成如(教材)图5-41所示。如前所述,当系统总线形成以后,构成微型机的内存及各种接口就可以直接与系统总线相连接,从而构成所需微型机系统。在PC/XT微型计算机中,8088CPU同样是工作在最大模

8、式下。但是,与上图5-40不同的是,在形成的PC/XT总线上能够实现DMA传送数据。这就要求所形成的总线在CPUDMA方式工作时,总线形成及以便DMA控制利用该总线实现数5-42所示。工作时,能够顺利的完成对总线上的内存或接口的访问;当驱动电路能够使它们的信号输出端呈高阻一一让出总线,据的传送。在PC/XT微型计算机中,总线的形成如(教材)图图5-42中,利用逻辑电路控制828&74LS373、74

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。