《计算机组成原理》主干考试复习2013春

《《计算机组成原理》主干考试复习2013春》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、《计算机组成原理》主干课程考试考前辅导一、题型和分值选择题5*3=15填空题5*3=15计算题3*10=30问答题3*9=27综合分析题1*13二13二、考点和典型例题（蓝色为小题考点，绿色为大题考点）第1讲：计算机系统概论•计算机的分类pi•计算机的性能指标p5•计算机的硬件p5-ll冯.诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？答：冯.诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。主要组成部分有：控制器、运算器、存储器、适配

2、器、输入输出设备。•计算机系统的层次结构pl3-14计算机系统是一个由硬件、软件组成的多级层次结构，由下至上各层级分别是:微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。•软件与硬件的逻辑等价性pl4随着大规模集成电路技术的发展和软件硬化的趋势，计算机系统的软、硬件界限己经变得模糊了。任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。这就叫“软件与硬件的逻辑等价性”。例如原来通过编制程序实现的整数乘除法指令，现在改为直接由硬件完成。第2讲：数据与文字的表示方法•数据格式P16-19（不要求IEEE754标准的浮点数

3、格式）•数的机器码表示P19-22•不同机器码之间的转换•用8位（含符号位）机器码表示整数，能表示的最大正整数和最小负整数分别原、反-1274127;补、移-128^+127•浮点数规格化pl8•若浮点数据格式中阶码的基数已确定，且尾数采用规格化表示法,则浮点数表示数的范围取决于浮点数阶码的位数，而精度则取决于尾数的位数。•右规和左规：太大右规，太小左规01.0111011-〉右规：00.1011101(1)；10.1111011-〉右规：11.0111101(1)00.0111011-＞左规:00.1110110；11.1111011-＞左规：11.0110000•校验码

4、p26第3讲：定点加、减、乘、除法运算•补码加法p26-27•补码减法p27-28•溢出概念与检测方法p28-30课本p29-30

5、例17］、［例18］.基本的二进制加法/减法器p30-31•*阵列乘法器p31-34•*并行除法器P40-43第4讲：定点运算器的组成•逻辑运算p44-46课本［例24］、［例25］、［例26］、［例27］.夂多功能算术/逻辑运算单元1)46-50•内部总线p51•定点运算器的基本结构p51-53第5讲：浮点运算与浮点运算流水线•浮点加法、减法运算p53-56课本【例28】•*浮点乘法、除法运算p56-58•浮点运算流水线p58-61第6讲：存

6、储器概述与SRAM存储器•存储器分类p65-66•存储器分级p66多级存储器体系结构及各级存储器承担的职能。•主存储器的技术指标p66-67•SRAM存储器p67-70通常存储器利用三组信号线与外部打交道，这三组信号线分别是地址线、控制线和数据线。第7讲：DRAM存储器•WRAM存储位元的记忆原理p70-71•DRAM芯片的逻辑结构p71-72•主读/写周期、刷新周期p72-73•存储器容量的扩充p73-75有一个512KX16位的存储器，由128KX8位DRAM芯片构成。DRAM芯片有茂和信号控制端。CPU的控制信号为R/，（读/写）。问1）该存储器能存储多少个字节的信息

7、？2）总共需要多少DRAM芯片？需要多少位地址作芯片选择？3）画出该存储器同CPU连接的组成逻辑框图。解：1）该存储器能存储的信息为：219xl6b/8=lMB。2）（512K/128K）x（16/8）=8（片）;采用字位同时扩展，512K/128K=4,故需要2位地址作为芯片选择。3)•*高级的DRAM结构p75-78第8讲：并行存储器•*双端口存储器P86-88•多模块交叉存储器P89-91第9讲：cache存储器•cache基本原理p92-94•课本p94

8、例61•有Cache时的CPU访存平均周期tA:tA=hXtc+(l-h)Xtm•访问效率：e=—h->tA->

9、eCPU执行某段程序，其中在cache中完成存取的次数为6600次，在主存中完成存取的次数为400，已知cache和主存的存取周期分别为60ns、300ns，求cache的命中率(保留4位小数)和平均访问时间(保留2位小数)。解:1)cache的命中率h=Nc/(Nc+Nm)=6600/(6600+400)=0.94292)平均访问时间ta=h*tc+(l-h)*tm=60*0.9429+300*0.0571=73.70ns己知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均访问时间为5