高速信号采集

高速信号采集

ID:27731741

大小:1.07 MB

页数:8页

时间:2018-12-05

高速信号采集_第1页
高速信号采集_第2页
高速信号采集_第3页
高速信号采集_第4页
高速信号采集_第5页
资源描述:

《高速信号采集》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、坤驰——高速数据采集第一品牌!www.queentest.cn高速脉冲信号采集一、概述:项目背景:该项目主要用于光脉冲在不同介质中的传输特性不同,来实现对目标的跟踪。本系统主要应用于水下目标的特征探测。系统框图如下:当光电倍增管接收的光为均匀的介质是产生的经典本底信号如下:坤驰——高速数据采集第一品牌!www.queentest.cn本底信号采用2.5Gsps采样,下降时间约40ns。当光电倍增管接收的光为遇到介质中的“气泡”时,将在上图的本底信号的上升沿产生畸变,典型信号如下:由于气泡的位置和大小不确定,所以会产生不同的畸变大小、形状且畸变的位置也是不固定的。我们的任务就是需要采集到光电

2、倍增管输出的高速脉冲,通过FPGA实现数字信号实时处理,判别和区分开当前的信号是本底信号还是有畸变的信号,将该信号的特征上传到主机。我们面临的挑战:l光电倍增管输出的脉冲信号非常的窄,且上升时间特别陡峭;这就需要我们采用高速ADC进行采集。l脉冲信号为负脉冲,且幅度较小;这就需要特殊设计ADC的前端放大器,采用高速高带宽直流放大器并且增加高稳定度偏置电路。坤驰——高速数据采集第一品牌!www.queentest.cnl水下环境复杂,有时本底信号和有气泡的信号区别不是很大,这就需要设计更复杂的算法进行更精确的分析和判别;算法复杂程度较大。本底和畸变差别较小本底和畸变差别中等本底和畸变差别较大

3、l由于采用高速采集,采集时钟为2GHz,远高于FPGA所能接收的速度,所以需要采用并行计算的方式来实时处理采集到的信号。解决方案:根据实际系统和算法处理精度要求,硬件系统采用如下设计:n10bit2GSPSADC,单通道。n低噪声模拟前端,支持+/-5V~+/-200mV信号输入,50Ω阻抗BNC接口。n板载128MBDDR2内存。n16个可编程GPIO,可用于系统控制。n高稳定度,超低低抖动时钟发生器。n低噪声电源设计。nLED显示,指示含有畸变信号的数量和状态。nFPGA实现实时信号特征检测算法功能。nUSB2.0接口,用户可以通过USB进行参数配置以及接收计算结果。n宽温设计-20℃

4、~+90℃n供电需求,单电源12DC输入,1A电流。n外形尺寸:220mmX90mm二、系统整体框图如下:坤驰——高速数据采集第一品牌!www.queentest.cn坤驰——高速数据采集第一品牌!www.queentest.cn三、信号的检测算法:设计思想:我们根据不同的波形曲线进行实时特征统计,提取曲线的特征点, 在找到特征点的关键点的性质,来分析有无畸变情况。目前特征点的条件定为如下几点: 特征点由三部分组成a.一阶导数的零点b.二阶导数的零点c.函数本身的极值点判决方法为这些特征点的特性变化:1.计算相邻特征点的方向向量2.计算相邻向量改变角度值3.相邻特征点向量方向转变角度阈值,

5、超过该阈值,则认为曲线有可观测到的变动判决畸变的规则:若输入序列开始为负值,则找到序列第2个正值(连续2个为正)再开始判断1.若此后序列值符号变化为正(至少再有1个点为正)->负,则判断存在畸变(曲线出现内凹)2.满足连续3个点值为正,且数值变化小于中间值的25%,则判断存在畸变(畸变形状近似直线)3.满足连续5个点值为正,且数值均小于一个阈值K_TH(较小的数),则判断存在畸变(畸变形状近似直线)4.满足一阶导数存在2个以上的较大峰值(大于平均正值斜率均值1.5倍),且 峰值大于两峰之间的斜率均值2倍以上,则存在畸变(曲线部分外凸)这些规则分别判定有尖的毛刺,有直线变化以及外凸等情况。该

6、算法架构最大的好处是可以根据实际情况增加判决规则。典型数据测试测试结果:对于典型的畸变信号,顺利检测出畸变量=25。坤驰——高速数据采集第一品牌!www.queentest.cn对于典型的本底信号,畸变量=0。对于较小的畸变,畸变量=4。附录:高速采集的挑战为了准确的采集,采集系统的信噪比SNR必须得到保证。影响采集精度的主要要素有以下几点:l量化误差。lClockjitter和ADCjitter。坤驰——高速数据采集第一品牌!www.queentest.cnl数字以及电源干扰量化精度的提高:对于量化误差对采集系统的影响,我们在该系统中选用10bit的ADC,理论错误!未找到引用源。(N=

7、10)Clockjitter的消除:该方案中采用温度补偿晶体TCXO以及业内顶级的JittercleaningCLKGenerator芯片来保证clock的稳定性,Clockjitter的消除以及极低的Phasenoise。在宽温工作环境下,普通的晶体随着工作温度的变化,晶体的稳定度和频率都会发生改变,为解决该问题,我们选用超低相位噪声的晶体。对于时钟芯片的选择,也是基于同样的考虑,集成高精度高稳定的VCO,具有Jitt

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。