一种新型高线性度采样开关的设计

《一种新型高线性度采样开关的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、一种新型高线性度采样开关的设计摘要设计了一种应用于流水线ADC中的新型高线性度采样开关，该开关采用比较器、反相器链、CMOS对管开关，自举电容等实现，具有较高的线性度。其基本原理为：使MOS管栅极电压实时跟随输入电压，保证其差值恒定，从而实现整体采样保持电路较高的无杂散动态范围。通过Flip-a「ound型采样保持电路进行验证，其无杂散动态范围可达91dB，满足设计要求。关键词采样开关；栅源跟随；高线性度在ADC转换器的设计和应用中尤其在音频、视频系统中，谐波失真是要考虑的因素，对于传统ADC的采样开关而言，CMOS对管，用MOS管作为开关使用时是不分漏源级的，

2、当实呩采样到的信号不断变化时，其源级也无法确足，这就导致无法通过将源级和衬底相连的方式消除衬底偏罝效应，从而导致开关的非线性较大，这对ADC的非线性影响也较大。针对此问题，基于MOS管栅源级电压跟随技术，设计了一种新型高精度采样开关，能有效减小MOS管的衬底偏置效应，可广泛应用于流水线ADC，逐次逼近ADC等模数转换器和各种采样系统屮，具备良好的线性度。1采样开关的设计1.1工作原理本项目设计14位100MHz采样速率的高精度采样保持电路，考虑到实际电路中的寄生非理想特性，々0〔屮采样保持电路的谐波失真主要由采样开关的导通等效电阯，沟道电荷注入效应以及输入寄生电

3、容等因素影响。为确保一定的线性度和输入信号带宽，文中对传统CMOS对管开关电路进行了优化和重新设计，确保满足系统高线性度的要求。54(

4、，分别分析Ml管分别导通和关断时的工作原理。在关断时（S6,S5和S3打开），II举电容会被充电到Vdd0在导通时（S7和S4打开）,当VinvBalc=vin-vdd>KP=K0,^=F(wonURCE当Vin>Vout时，情况和前面正相反。开关S2由比较器作用以连接输出端和衬底，对应此时真正的源端是输入端。采样开关Ml的栅极电压变成Vout-Vdd,

5、同时源端电压是Vouto此时Vsg仍然准确地为Vdd不变，阈值电压同样不变。与式（1）类似，同理可得/3?羽时间/ns:图3榆入电压与开关音栅板电压1.2开关中比较器的设计由于要求达到14位的采样精度，从而导致比较器的精度必须达到1

6、6位以上。运放型比较器的精度公式为式(3)屮AV为比较器增益；VOH，VOL分别表示输出岛低电平，较岛精度需保证一定的增益。比较器采用MOS二极管连接类型的负载，分别等效为正、负电阻，同时输出串联两个反相器以增加后级驱动能力，如图4所示。图4比较淼鉍构采样时的非理想效应如电荷注入等可等效看作是输入信号的共模噪声，会严重地影响采样的线性度，因此采用输入输出全差分结构来抑制。为达到一定的增益要求，可采用电流源负载，但需要单独的偏置电路产生偏置电压，增加了复杂性。MOS二极管连接形式的负载对增益和运放带宽的影响比较折中，因此可用作负载。由小信号等效分析■得，该运放的增

7、益由式(4)给出。其中，gMl,gM3和gM4分别对应输入管Ml和负载管M3和M4的跨导参数。由传统运放理论可知：要增加增益需增大输入对管的跨导，但由于电压型运放的增益带宽积为固定常数，因此一味地增加输入管跨导会导致带宽变小，从而影响速度。由式(4)可知，设计中只要gM3与gM4差值较小，gMl不需要过大，运放就可达到较高的增益，故设计中可采用较小的晶体管来抑制增益带宽积为固定值的不利影响，同吋较小的晶体管尺寸可以有效降低其寄生电容效应，从而减小输入寄生电容对采样速度和精度的影响。非理想情况下，由于工艺偏差等因素造成比较器随机产生一定的失调电压，会影响比较器可比

8、较的最小精度。从统计学角