《eda技术与vhdl》期末复习大纲

《《eda技术与vhdl》期末复习大纲》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、《EDA技术与VHDL》期末复习大纲CHIEDA技术概述1.基本缩略语的英文全称以及中文含义：VHDL：超高速集成电路硬件描述语言VHSIC(veryhighspeedintergratedcircuit)HardwareDescriptionLanguageASIC专用集成电路ApplicationspecificintergratedcircuitsEDA:电子设计自动化ElectronicdesignautomationCPLD:复杂可编程逻辑器件ComplexprogrammablelogicdeviceJTAG:联合测试行动组

2、JionttestactiongroupIP:知识产权核、知识产权模块InternetprotocolSOC:片上系统SestemonachipFPGA:现场课编程门阵列Field-programmablegatearrayLUT:可编程查找表LookuptableRTL寄存器传输级Registertransportlevel1.会使用PROM阵列完成逻辑函数;P12页2.几个重要概念：综合和适配P6P8编程和配置3.可编程逻辑器件的几大分类；P104.IP在EDA技术中的应用以及意义；P237.常见的大规模可编程逻辑器件的编程工艺。

3、P216.基于FPGA/CPLD的EDA开发设计流程；P6CH2VHDL程序结构与数据对象1.VHDL程序的基本结构，以及常用库；P262.VHDL中的数字表示方法以及数制转换；P343.信号和变量的功能特点以及异同点；P37384.儿种端U模式，区别INOUT和BUFFER的异同；P295.分析体会27页例2-1（4选1多路选择器）；P276.会根据VHDL程序画出实体图、电路原理图以及波形CH3VHDL数据类型与顺序语句1.儿个重要VHDL数据类型:BIT和BITVECTOR类型STDLOGIC和STDLOGICVECTOR类型2

4、.几个重要VHDL语句：IF_THENCASE_WHENPROCESSLOOPWAIT（时钟信号产生）GENERIC（可结合第5章复习）1.儿个常用的VHDL程序：（1）基本D触发器，含异步复位和时钟使能的D触发器（分析体会异步和同步的具体含义hP55（2）实用计数器；P64（3）优先编码器（掌握用IF语句描述真值表的方法）；P68（4）端口数据统计计数器；P78（5）半加器（注意有若干种程序写法）2.习题3-8及其若干变种（例如：同步置1，同步清零...）0的是练>J同步或者异步时钟下的IF语句顺序。CH5VHDL并行语句1.几个重要

5、VHDL并行语句:并行信号赋值语句（包含延迟吋间）;※元件例化语川（可以参照全加器原理图复习）;GENERIC参数传递映射语句以及使用方法（仔细体会！!限定性和枚举型数组型数据类型定义语句2.信号类属性（CLK）；3.逻辑操作符的优先级4.省略赋值操作符5.思考习题5-1，5-6oCH7VHDL设计深入1.用信号赋值语句和变量赋值语＜0实现D触发器，体会其中的区别;2.速度优化的基本原理以及关键路径的定义；3.仿真延时的种类以及物理原因，仿真延时的含义。CH8VHDL状态机与应用1.状态机的分类，状态机的特点；2.状态机结构的几个组成部

6、分；3.Mealy型与Moore型状态机的区别；4.会进行状态表以及状态转移图二者之间的相互转换，会写出简单状态机的VHDL程序；5.了解状态机的几种编码方式。需要掌握儿种基本逻辑功能器件：数据选择器，译码器，D触发器，计数器，半加器与全加器，状态机，分频器。