dsp芯片的基本结构

dsp芯片的基本结构

ID:27565041

大小:79.00 KB

页数:6页

时间:2018-12-03

dsp芯片的基本结构_第1页
dsp芯片的基本结构_第2页
dsp芯片的基本结构_第3页
dsp芯片的基本结构_第4页
dsp芯片的基本结构_第5页
资源描述:

《dsp芯片的基本结构》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、DSP芯片的基本结构DSP芯片的基本结构包括:1.哈佛结构;2.流水线操作;3.专用的硬件乘法器;4.特殊的DSP指令;5.快速的指令周期。哈佛结构哈佛结构的主要特点是将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储器,每个存储器独立编址,独立访问。与两个存储器相对应的是系统中设置了程序总线和数据总线,从而使数据的吞吐率提高了一倍。由于程序和存储器在两个分开的空间中,因此取指和执行能完全重叠。流水线与哈佛结构相关,DSP芯片广泛采用流水线以减少指令执行的时间,从而增强了处理器的处理能力。处理器可以并行处理二

2、到四条指令,每条指令处于流水线的不同阶段。CLL0UT1,取指NN-lN-2,译码N-lNN-2,执行N-2N-lN,专用的硬件乘法器,乘法速度越快,DSP处理器的性能越高。由于具冇专用的应用乘法器,乘法可在一个指令周期内完成。特殊的DSP指令DSP芯片是采用特殊的指令。快速的指令周期哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令再加上集成电路的优化设计可使DSP芯片的指令周期在200ns以下。DSP芯片的选择方法一般而言,定点DSP芯片的价格较便宜,功耗较低,但运算精度稍低。而浮点DSP芯片的优点是运算精度高,且C语言编程调试

3、方便,但价格稍贵,功耗也较大。例如TI的TMS320C2XX/C54X系列属于定点DSP芯片,低功耗和低成木是其主要的特点。而TMS320C3X/C4X/C67X属于浮点DSP芯片,运算精度高,用C语言编程方便,开发周期短,但同时其价格和功耗也相对较高。DSP应用系统的运算量是确定选用处理能力为多人的DSP芯片的基础。运算量小则可以选用处理能力不是很强的DSP芯片,从而可以降低系统成本。相反,运算量大的DSP系统则必须选用处理能力强的DSP芯片,如果DSP芯片的处理能力达不到系统要求,则必须用多个DSP芯片并行处理。那么如何确定DSP系统

4、的运算量以选择DSP芯片呢?下面我们来考虑两种情况。1.按样点处理所谓按样点处理就是DSP算法对每一个输入样点循环一次。数字滤波就是这种情况。在数字滤波器中,通常需要对每一个输入样点计算一次。例如,一个采用LMS算法的256抽头的自适应FIR滤波器,假定每个抽头的计算需要3个MAC周期,则256抽头计算需要256x3=768个MAC周期。如果采样频率为8kHz,即样点之间的间隔为125ms,DSP芯片的MAC周期为200ns,则768个MAC周期需要153.6ms的时间,显然无法实时处理,需要选用速度更高的DSP芯片。表1.3示出了两种信

5、号带宽对三种DSP芯片的处理要求,三种DSP芯片的MAC周期分别为200ns、50ns和25ns。从表屮可以看出,对话带的应用,后两种DSP芯片可以实时实现,对声频应用,只有第三种DSP芯片能够实时处理。当然,在这个例子中,没有考虑其他的运算量。1.按帧处理有些数字信号处理算法不是每个输入样点循环-次,而是每隔一定的时间间隔(通常称为帧)循环一次。例如,屮低速语音编码算法通常以10ms或20ms为一帧,每隔10ms或20ms语音编码算法循环一次。所以,选择DSP芯片时应该比较一帧内DSP芯片的处理能力和DSP算法的运算量。假设DSP芯片的

6、指令周期为p(ns),—帧的时间为Dt(ns),则该DSP芯片在一帧内所能提供的最大运算量为Dt/p条指令。例如TMS320LC549-80的指令周期为12.5ns,设帧长为20ms,则一帧NTMS320LC549-80所能提供的最大运算量为160万条指令。因此,只要语音编码算法的运算量不超过160万条指令,就可以在TMS320LC549-80上实时运行。DSP系统的特点自第一个微处理器句世以来,微处理器技术水平得到了十分迅速的提高,而快速傅立叶交换等实用算法的提出促进丫专门实现数字信号处理的一类微处理器的分化和发展。数字信号处理有别于普

7、通的科学计算与分析,它强调运算处理的实时性,因此DSP除了具备普通微处理器所强调的高速运算和控制功能外,针对实时数字信号处理,在处理器结构、指令系统、指令流程上具有许多新的特征,其特点如下:(1)算术单元具有硬件乘法器和多功能运算单元,硬件乘法器可以在单个指令周期内完成乘法操作,这是DSP区别于通用的微处理器的一个重要标志。多功能运算单元可以完成加减、逻辑、移位、数据传送等操作。新一代的DSP内部甚至还包含多个并行的运算单元。以提高其处理能力。针对滤波、相关、矩阵运算等需要大量乘和累加运算的特点,DSP的算术单元的乘法器和加法器,可以在一

8、个时钟周期内完成相乘、累加两个运算。近年出现的某些DSP如ADSP2106X、DSP96000系歹ijDSP可以同时进行乘、力口、减运算,大大加快了FFT的蝶形运算速度。(2)总线结构传统的通

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。