Labview控制FPGA实现SOPC数据采集系统的设计方案.doc

Labview控制FPGA实现SOPC数据采集系统的设计方案.doc

ID:27498318

大小:120.50 KB

页数:9页

时间:2018-12-04

Labview控制FPGA实现SOPC数据采集系统的设计方案.doc_第1页
Labview控制FPGA实现SOPC数据采集系统的设计方案.doc_第2页
Labview控制FPGA实现SOPC数据采集系统的设计方案.doc_第3页
Labview控制FPGA实现SOPC数据采集系统的设计方案.doc_第4页
Labview控制FPGA实现SOPC数据采集系统的设计方案.doc_第5页
资源描述:

《Labview控制FPGA实现SOPC数据采集系统的设计方案.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、Labview控制FPGA实现SOPC数据采集系统的设计方案  引言  传统数据采集卡多采用PCI或ISA总线接口,这种方式安装麻烦、价格昂贵,且受计算机插槽数量、地址、中断资源限制,有扩展性差等缺点。而USB通用串行总线则具有安装方便、高带宽、易扩展等优点,其中USB2.0标准具有480Mbps的最高数据传输率,这使USB成为本系统所选接口的主要类型。控制方面,传统数据采集通常使用单片机或DSP作CPU来进行控制和数据处理。其中单片机的时钟频率低,无法适应高速数据采集;DSP虽能满足速度要求,但在速度提高的同时,也提高了成本。而用FPGA实现的SOPC则具有时钟频率高、

2、内部延时小和配置灵活等优势。数据显示方面,采用虚拟仪器不但可按要求设计且变换灵活,还能执行传统仪器无法实现的许多功能。为此,本系统使用FPGA实现SOPC数据采集系统,并利用Labview实现系统的显示与控制。  1数据采集系统总体设计  基于SOPC的高速数据采集系统总体框图如图1所示。图中,ADC(Analogt0DigitalConverter)模数转换器采用的是8位高速模数转换器TLV5580。调理电路用于实现对输入信号的限幅、限压、滤波,并用增加输入阻抗的措施来获取预期有效信号,同时保护后端AD转换芯片。FPGA采用ALTERA公司的EPIC6Q240芯片来实现

3、ADC控制及FIFO数据缓存;基于FPGA芯片的控制系统可直接用逻辑实现,也可在其基础上实现SOPC对数据的采集、传输的控制。USB采用CYPRESS公司可支持USB2.0协议的高速芯片CY7C68013。FPGA可控制TLV5580的连续采样,并将数据送到FIFO数据缓存。当采集到一定量的数据后,CY7C68013便采用slavefifo方式将数据送给PC端,并由PC端软件Labview实现的虚拟仪器进行显示和控制等处理。    2数据采集系统硬件设计  2.1模数转换器TLV5580及其控制  TLV5580是一款高速8位模拟/数字转换器,它具有80Msps采样速率,

4、是一款3.3V工作电压的低功耗6级流水线结构高速A/D芯片。它的采样信号每1个时钟周期可通过一个STAGE,完成连续转换到数据输出共需6个时钟周期。此流水线结构由6个ADC/DAC级和一个终极快闪ADC构成。采用A/D-D/A两次变化以及纠错逻辑的目的在于进行差错校正,以保证流水线上各个阶段在满操作温度范围下,ADC的偏移量能够得到补偿且不丢失代码。TLV5580的时序图如图2所示。可以看出,该A/D转换器时序简单,容易控制。当输出使能(OE)为低电平时,一旦数据流水线满,其数据将在每一个时钟周期的上升沿输出。  2.2USB芯片CY7C68013(FX2)  为了满足对

5、USB传输速度较高的需要,本设计选择了Cypress公司内置USB接口的微控制器芯片EZUSBFX2。FX2系列芯片独特的结构使其数据传输速度最高可达56Mbps,故可最大限度地满足USB2.0的带宽。此外,CY7C68013提供有一个串行接口引擎(SIE),可负责大部分USB2.0协议的处理工作,从而大大减轻USB协议处理的工作量,并可提供4KB的FIFO,以保证数据高速传输的需要。CY7C68013可配置成三种不同的接口模式:Ports、GPIFMaster和SlaveFIFO。本项目采用SlaveFIFO模式。在该模式下,外部逻辑或外部处理器直接连接到FX2的端点F

6、IFO,因为外部逻辑可以直接控制FIFO,所以,FIFO的基本控制信号(标志、片选、使能)均由FX2的引脚引出。其外部控制可以是同步,也可以是异步,可以使用内部时钟,也可以使用外部时钟。  2.3FPGA器件EPIC60240C6  FPGA(FieldProgrammableGateArray)即现场可编程门阵列。本设计选用的是ALTERA公司的EPIC60240芯片,该芯片的工作电压为1.5V,存储器密度可达5980个逻辑单元,它包含20个128x36位RAM块,总的RAM空间达92160位,此外还内嵌了2个锁相环电路和一个用于连接SDRAM的特定双数据率接口,故可支

7、持多种不同的I/O标准。事实上,这里的FPGA除了可以直接编程以进行逻辑控制外,也可在此基础上构建SOPC系统,以便使用软、硬件协同方法,与SDRAM构成一个大容量的FIFO来对SDRAM以及MD转换器进行控制,同时完成与USB器件的协同工作。  2.4SOPC及其设计  SOPC(SystemonaProgrammableChip)即可编程片上系统。它可以由单个芯片完成整个系统的主要逻辑功能;这种可编程系统具有灵活的设计方式,而且可裁减、可扩充、可升级。本设计采用ALTERA公司率先推出的SOPC解决方案,来将处理器、存储、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。