CPCI数据总线接口的设计与实现.doc

CPCI数据总线接口的设计与实现.doc

ID:27486223

大小:62.50 KB

页数:3页

时间:2018-12-04

CPCI数据总线接口的设计与实现.doc_第1页
CPCI数据总线接口的设计与实现.doc_第2页
CPCI数据总线接口的设计与实现.doc_第3页
资源描述:

《CPCI数据总线接口的设计与实现.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、CPCI数据总线接口的设计与实现,通过VerilogHDL语言在FPGA中产生相应的控制信号,完成对数据的快速读写,从而实现了与CPCI总线的高速数据通信。  1系统设计  系统主要由PCI9054和FPGA构成,系统结构图以及信号连接如图1所示。通过利用FPGA的可编程性,可实现更多的扩展功能,如与DSP,A/D等不同速率间接高速通信等。协议转换芯片PCI9054的作用就是保证本地数据采集板卡和主CPU板卡之间的数据可以高速准确地传输。    2PCI9054性能分析  PCI9054是由PLX公司生产的一种基于PCIV2.2总

2、线规范的通用接口芯片。它支持单字节方式和突发方式两种传输方式。其总线端支持32位/33MHz传输,本地端可以通过突发方式达到最大132Mbit·s-1的传输速率,并且可以控制改变本地端的总线宽度。  PCI9054可以看做一座建立在CPCI总线和本地用户局部总线之间的桥梁。因为PCI9054具有6个可编程FIFO存储器进行数据缓存,从而保证两者之间数据传输的正确性和实时性。并且PCI9054允许其中任意一端作为主控设备去控制总线,同时另外一端作为目标设备去响应总线。  PCI9054内部具有多个寄存器组,用以对其两端的工作状态和工

3、作方式进行控制。PCI9054对其内部的所有寄存器组和FIFO都行了统一的地址映射,用户可以从两端通过编程访问所有FIFO及寄存器组的每个字节,从而查看两端的工作状态和改变两端的工作方式。  3PCI9054局部总线的接口设计  整个CPCI接口的设计思路为:FPGA通过桥接芯片PCI9054与CPCI总线连接,其内部使用异步双口RAM来进行高速数据的缓冲,通过使用VerilogHDL语言编程来控制FPGA中的异步双口RAM,以实现系统数据在嵌入式CUP板卡内存与CPCI板卡之间的高速传输。  PCI9054提供了3种物理总线接口

4、:CPCI总线接口、LOCAL总线接口和串行EPROM接口。其中CPCI总线接口协议在嵌入式操作系统中的驱动包已经带有,而串行EEPROM的初始化是由PLX公司的PLXMON软件在嵌入式操作系统中进行在线烧写的,所以本系统设计的重点就是关于LOCAL总线接口的控制和传输,其接口电路示意图如图2所示。    PCI9054与本地总线之间的接口称之为LOCALBUS,是CPCI总线系统设计中十分重要的一环。PCI9054LOCALBUS在系统设计中,其总线直接与Alter公司的EP2S90F78014芯片的数据总线相连,同时通过运用V

5、erilogHDL语言编程来实现对双口RAM控制器的功能。  PCI9054LOCALBUS有3种工作模式,分别为M、J和C模式。M模式是专为Motorola公司开发和设计的,而另外两种工作模式就应用的比较广泛。其中J模式因为没有LocaLMaster,所以它的地址总线和数据线没有分开,从而增加了开发难度。而在C模式下,PCI9054芯片通过片内的逻辑控制可以将CPCI的局部地址和数据总线分开,从而有效地降低了开发难度,并且能灵活地为本地工作时序提供各种工作方式,所以本系统设计方案选择了LOCAL总线的C工作模式,工作频率为40M

6、Hz。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。