资源描述：
《eda1-5实验报告打印部分》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、实验一全加器设计六、实验步骤1、为本项工程设计建立文件夹：文件夹取名为ghch，路径为d:ghch。2、建立原理图文件工程和仿真原理图编辑输入流程如下：1）打开原理图编辑窗。打开QuartusⅡ，选菜单File→new，选择原理图文件编辑输入项BlockDiagram/SchematicFile，按OK键。2）建立一个初始化原理图。在编辑窗口点击右键，在弹出菜单中选择输入元件项Insert→Symbol,将元件调入原理图编辑窗口中3）原理图文件存盘。选择菜单File→SaveAs,将此原理图存于刚才建立的目录d:ghch中，取名为h_adder
2、.bdf。4）建立原理图文件为顶层设计工程。然后将此文件h_adder.bdf设定为工程。5）绘制半加器原理图。将元件放入原理图编辑窗口，按图1接好电路。6）仿真测试半加器。全程编译后，打开波形编辑器。选择File→new命令，在New窗口中选择VectorWaveformFile选项。设置仿真时间区域，编辑输入波形，仿真器参数设置，启动仿真器，观察仿真结果。3、将设计项目（一位半加器）设置成可调用的元件为了构成全加器的顶层设计，必须将以上设计的半加器h_adder.bdf设置成课调用的底层元件。在半加器原理图文件处于打开的情况下，选择菜单File
3、→Create/Update→CreateSymbolFilesforCurrentFile，即可将当前电路图变成一个元件符号存盘，以便在高层次设计中调用。图3半加器示意图图1半加器h_adder电路半加器仿真4、设计全加器顶层文件为了建立全加器顶层文件，必须再打开一个原理图编辑窗口，方法同前。1)选择菜单File→new→BlockDiagram/SchematicFile，将其设置成新的工程，命名为f_adder.bdf。1)在打开的原理图编辑窗口中，双击鼠标，选择Project下先前生成的元件h_adder和若干元器件，按图2连接好一位全加器
4、电路图。2)仿真测试全加器。全程编译后，打开波形编辑器。选择File→new命令，在New窗口中选择VectorWaveformFile选项。设置仿真时间区域，编辑输入波形，仿真器参数设置，启动仿真器，观察仿真结果。图4一位全加器示意图图4一位全加器示意图一位全加器的仿真波形图4）仿真成功后得到了预期的设计效果后，将引脚锁定。方法如下：选择assignment中的pins，将To栏的信号锁定到相应的Location引脚列中。引脚号对应关系可以从实验手册中查找，结果如图所示：5）引脚锁定以后，再编译全程编译一次，然后编程下载，选择Tools->pro
5、grammer菜单，设计好编程硬件后点击Start开始下载。6）下载成功后在硬件上检测设计思路的是否正确。七、硬件测试结果实验开关K1，K2，K3打开和关闭后LED灯可以按照表格要求亮暗，实验成功。实验二模可变计数器设计（四）实验程序modulecount(clk,m,en,rst,SG,sel,led);inputclk,m,en,rst;//output[11:0]q;output[7:0]SG;output[2:0]sel;output[0:0]led;(*synthesis,keep*)regclk1;(*synthesis,keep*)w
6、ire[3:0]gw,sw,bw;reg[3:0]a;reg[0:0]led;reg[11:0]q;reg[11:0]model;reg[7:0]cnt,SG;reg[2:0]sel;always@(posedgeclk)begincnt=cnt+1;if(cnt==200)beginclk1=1'b1;cnt=0;endelseclk1=1'b0;end//120分频，CLK为数码管扫描频率，CLK1为计数频率always@(posedgeclk)beginif(sel<6)sel=sel+1;elsesel=4;end//sel为数码管选择al
7、ways@(sel)begincase(sel)6:a=gw;//0数码管为个位5:a=sw;//1数码管为十位4:a=bw;//2数码管为百位default:a=0;endcasecase(a)0:SG<=8'b00111111;1:SG<=8'b00000110;2:SG<=8'b01011011;3:SG<=8'b01001111;4:SG<=8'b01100110;5:SG<=8'b01101101;6:SG<=8'b01111101;7:SG<=8'b00000111;8:SG<=8'b01111111;9:SG<=8'b01101111
8、;//8段译码值default:SG=8'b11111111;endcaseendalways@(m)if(m)model
