fpga习题集和参考答案解析

fpga习题集和参考答案解析

ID:27157315

大小:340.00 KB

页数:24页

时间:2018-12-01

fpga习题集和参考答案解析_第1页
fpga习题集和参考答案解析_第2页
fpga习题集和参考答案解析_第3页
fpga习题集和参考答案解析_第4页
fpga习题集和参考答案解析_第5页
资源描述:

《fpga习题集和参考答案解析》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、.WORD.格式.习题集及参考答案一、填空题1.一般把EDA技术的发展分为()个阶段。2.FPGA/CPLD有如下设计步骤:①原理图/HDL文本输入、②适配、③功能仿真、④综合、⑤编程下载、⑥硬件测试,正确的设计顺序是①()⑤⑥。3.在EDA工具中,能完成在目标系统器件上布局布线的软件称为()。4.设计输入完成之后,应立即对文件进行()。5.基于硬件描述语言的数字系统设计目前最常用的设计方法称为()设计法。6.将硬件描述语言转化为硬件电路的过程称为()。7.IP核在EDA技术和开发中具有十分重要的地位,

2、以HDL方式提供的IP被称为()IP。8.SOC系统又称为()系统。SOPC系统又称为()系统。9.将硬核和固核作为()IP核,而软核作为()IP核。10.IP核在EDA技术和开发中具有十分重要的地位,以HDL方式提供的IP被称为()。11.HDL综合器就是逻辑综合的过程,把可综合的VHDL/VerilogHDL转化成硬件电路时,包含了三个过程,分别是()、()、()。12.EDA软件工具大致可以由五个模块构成,分别是设计输入编辑器、()、()、()和()。13.按仿真电路描述级别的不同,HDL仿真器分

3、为()仿真、()仿真、()仿真和门级仿真。14.系统仿真分为()、()和()。15.()仿真是对设计输入的规范检测,这种仿真通过只能表示编译通过,说明设计满足一定的语法规范,但不能保证设计功能满足期望。16.()仿真是对综合后的网表进行的仿真,它验证设计模块的基本逻辑功能,但不带有布局布线后产生的时序信息,是理想情况下的验证。17.()仿真是布局布线后进行的后仿真,仿真时考虑了布线延时,和芯片实际的工作情况更加接近。18.目前Xilinx公司生产的FPGA主要采用了()配置存储器结构。19.描述测试信号

4、的变化和测试工程的模块叫做()。20.现代电子系统设计领域中的EDA采用()的设计方法。21.有限状态机可分为()状态机和()状态机两类。22.VerilogHDL中的端口类型有三类:()、()、输入/输出端口。23.VerilogHDL常用两大数据类型:()、()。24.FPGA/CPLD设计流程为:原理图/HDL文本输入→()→综合→适配→()→编程下载→硬件测试。25.()是描述数据在寄存器之间流动和处理的过程。26.连续赋值常用于数据流行为建模,常以()为关键词。27.VerilogHDL有两种

5、过程赋值方式:()和()。28.`timescale1ns/100ps中1ns代表(),100ps代表()。29.未来的集成电路技术的发展趋势,把整上系统集成在一个芯片上去,这种芯片被称为()。.专业资料.整理分享..WORD.格式.1.从互连结构上可将PLD分为确定型和统计型两类。确定型结构的代表是(),统计型结构代表是()。2.CPLD是由()的结构演变而来的。3.FPGA的核心部分是(),由内部逻辑块矩阵和周围I/O接口模块组成。4.把基于电可擦除存储单元的EEPROM或Flash技术的CPLD的

6、在系统下载称为(),这个过程就是把编程数据写入E2CMOS单元阵列的过程。5.根据配置数据线数,器件配置可分为并行配置和串行配置两类。串行配置以()为单位将配置数据载人可编程器件:而并行配置一般以()为单位向可编程器件载入配置数据。6.FPGA的配置模式有从动串行模式、从动并行模式、主动串行模式、主动并行模式、以及()模式。7.可编程逻辑器件的配置方式分为()和()两类。8.VerilogHDL是在()年正式推出的。9.在verilogHDL的always块本身是()语句。10.VerilogHDL中的

7、always语句中的语句是()语句。11.VerilogHDL提供了标准的系统任务,用于常用的操作。如显示、文件输入/输出等,系统函数前都有一个标志符()加以确认。12.VerilogHDL很好地支持了“自顶向下”的设计理念,即,复杂任务分解成的小模块完成后,可以通过()的方式,将系统组装起来。13.VerilogHDL模块分为两种类型:一种是()模块,即,描述某种电路系统结构,功能,以综合或者提供仿真模型为设计目的;另一种是()模块,即,为功能模块的测试提供信号源激励、输出数据监测。14.Verilo

8、g语言中,标识符可以是任意一组字母、数字、()符号和下划线符号的组合。15.state,State,这两个标识符是()同。16.assignc=a>b?a:b中,若a=3,b=2,则c=();若a=2,b=3,则c=()。17.在VerilogHDL的逻辑运算中,设A=4´b1010,则表达式~A的结果为()18.在VerilogHDL的逻辑运算中,设a=2,b=0,则a&&b结果为(),a

9、

10、b结果为()。19.在VerilogHDL的逻

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。