数字转换模块接口电路设计

《数字转换模块接口电路设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数字转换模块接口电路设计引言旋转变压器/数字转换器是角位移测量和控制的重要组件,它把测角模拟量转换成数字量信号,广泛应用于飞行器姿态控制和检测、导弹控制、雷达天线监控、火控系统等军事装备中。随着集成电路的高速发展,这种类型的转换器已有许多产品以固态电路封装形式应市。在国内这种数字转换器模块有12位到22位不等,转换精度基本能够满足应用需求,但由于数字转换器内部响应速度的限制,转换器只能跟踪一定速度范围内的轴角变化,在要求多路信号切换速度较高的数字转换系统中,用一个数字转换器模块控制多路信号的数字量输出时,将不可避免地出现数字量输出滞后于轴角的变化。为了准确地获取角度信号,就需要增加多路测角的

2、时间周期,为此介绍一种基于ISA总线的三路旋转变压器/数字转换模块接口电路,该电路已经成功应用在某平台惯导三个姿态角的测量中,测角速度快,精度高。1旋转变压器/数字转换模块工作原理旋转变压器/数字转换模块是电路的重要元器件,根据需求采用中船重工集团第716所生产的型号为19XSZ2413一S32的19位旋转变压器/数字转换模块,其测角精度能达到10”。根据旋转变压器/数字转换模块的基本原理生产出的旋转变压器/数字转换模块,其内部包括粗通道旋转变压器到数字转换器、精通道旋转变压器到数字转换器、双速处理器和三态锁存器。粗通道旋转变压器到数字转换器转换成12位数字角度,精通道旋转变压器到数字转换器

3、转换成14位数字角度,两数字角度量再经一个双速处理器进行硬件实时纠错处理、粗精组合后,输出一个19位并行数字角度量到锁存器。该模块内部原理框图如图1所示。三路旋转变压器/数字转换模块接口电路设计2硬件设计及分析整个接口电路主要由3部分构成:译码电路、旋转变压器/数字转换模块控制电路和脉宽控制电路,接口电路原理框图如图2所示。三路旋转变压器/数字转换模块接口电路设计2.1译码电路译码电路主要由译码芯片SN74HC154组成,用来产生接口电路的端口地址。当ISA总线的地址线SA15~SA10,SA4和SA0为逻辑“O”,SA9~SA7和SA5为逻辑“1”,SA1,SA2,SA3,SA6分别对应S

4、N74HCl54的输入端A,B,C,D时,选通接口电路,由此知该接口电路的地址范围为:0x03AO~Ox03AE和0x03EO~0x03EA,其中,0x03EO~Ox03EA分别为读俯仰、横滚、航向的低16位和高3位数字信号,0x03A0和Ox03A8分别为三路同时解除和禁止INH信号,Ox03A2~0x03A6分别为解除俯仰、横滚、航向的INH信号,0x03AA~Ox03E分别为禁止俯仰、横滚、航向的INH信号。2.2旋转变压器/数字转换模块控制电路三路旋转变压器/数字转换模块控制电路是整个接口电路的核心,由3个旋转变压器/数字转换模块及其外围控制电路组成。旋转变压器/数字转换模块中的两个

5、重要信号“INH”和“CB”分别控制输入模拟信号的转换和输出19位数字信号的锁存。INH禁止信号输入端,内部已经用上拉电阻接到+5V,当INH为逻辑“0”,即禁止INH信号时,延迟600ns后锁存器内数据稳定,可读取数据;当INH为逻辑“1”,即解除INH信号时,锁存器内数据更新,此时禁止读取数据。CB为数据转换结束的检测信号,当CB为高电平时,表示转换器内处于跟踪转换状态,此时数据输出不稳定;当CB为低电平时,表示转换器内已经转换结束,此时数据输出稳定有效,可以读取。其中一路旋转变压器/数字转换模块控制电路原理框图如图3所示。三路旋转变压器/数字转换模块接口电路设计该电路在工控机刚开始上电

6、时,“RES”(RESETDRV)输出一负脉冲,此时SN54HC74的Q输出为高,此信号用来控制旋转变压器/数字转换模块的INH,此时平台惯导内部旋转变压器输出的俯仰、横滚、航向3个姿态角的粗精通道正余弦模拟信号进入19XSZ2413一S32旋转变压器/数字转换[1][2]下一页模块,这是电路工作的初始状态。之后旋转变压器/数字转换模块通过编程控制地址译码的输出,实现三路模块同时工作或单路模块工作。其中,对3块旋转变压器/数字转换模块CB信号的控制采用查询方式,CB用来控制锁存器U1,U2和U3(SN74HC373)的使能端LE,由于输出为19位数字量,所以采用3个SN74HC373,当数据

7、转换完成之后,CB自动变为低,从而使能LE,当CPU读取数据时,锁存器OE使能,19位转换数据同时打入3个锁存器等待CPU的读取。2.3脉宽控制电路脉宽控制电路主要用来控制ISA接口板上的I/OCSl6,当I/OCSl6信号有效时,通知系统板当前的数据传送是一个有等待状态的16位I/O周期。在电路调试中通过调节R1,C11的大小可以控制I/OCSl6低脉冲的时间,使得通过ISA总线读取低16位数据时正确稳定。