高速串行差分信号的ｐｂｇ设计

《高速串行差分信号的ｐｂｇ设计 》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、高速串行差分信号的ＰＢＧ设计摘要:随着电子设计技术的不断进步，要求更高速率信号的互联。在传统并行同步数字信号的数位和速率将要达到极限的情况下，开始转向从高速串行信号寻找出路。本文将简单介绍了高速串行差分信号的设计。　　　　1前言　　随着近几年对速率的要求快速提高，新的总线协议不断的提出更高的速率。传统的总线协议已经不能够满足要求了。串行总线由于更好的抗干扰性，和更少的信号线，更高的速率获得了众多设计者的青睐。而串行总线又尤已差分信号的方式为最多。而在我们的项目中的PCI-Express串行信号线正采用了LVDS技术。　　2串行LVDS信号的PCB设计　　2.1差分信号

2、的概念和有点　　差分信号（DifferentialSignal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都采用差分结构设计。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”，而承载差分信号的那一对走线。差分信号与普通的单端信号走线相比，最明显的优势体现在以下三个方面:　　抗干扰能力强。因为两根差分走线之间的耦合很好，当外界存在噪音干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。能有效抑制EMI.由于两根信号的极性相反，他们对外辐

3、射的电磁场可以互相抵消。耦合的越紧密，相互抵消的磁力线就越多。泄露到外界的电磁能量越少。　　时序定位精确。由于差分信号的开关变化是位于两个信号的焦点，而不像普通的单端信号依靠高低两个阀值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS就是指这种小振幅的差分信号技术。　　2.2LVDS信号在PCB上的设计要点　　LVDS信号被广泛的应用于计算机、通信以及消费电子领域，并被以PCI-Express为代表的第三代I/O标准中采用，而在我们的项目中PCI-Express信号正是采用LVDS信号。LVDS信号不仅是差分信

4、号，而且还是高速数字信号。因此LVDS传输煤质不管使用的是PCB线还是电缆，都必须采取措施防止信号早煤质终端发生反射，同时应减少电磁干扰以保证信号的完整性。只要我们在布线时考虑到以上这些要素，设计高速差分线路板并不很困难。LVDS信号在PCB上的设计要点：　　布成多层版。有LVDS的电路板一般都要布成多层板。由于LVDS信号属于高速信号，与其相邻的层应为地层，对LVDS信号进行敝屏防止干扰。对于密度不是很大的板子，在物理空间条件允许的情况下，最好将LVDS信号与其他信号别放在不同的层。LVDS信号阻抗计算与控制。LVDS信号的电压摆幅只有350mV，适于电流驱动的差分

5、信号方式工作。为了确保信号在传输线当中传播时不受反射信号的影响，LVD信号要求传输线阻抗受控，通常差分抗阻为100+-10Ω阻抗控制的好坏直接影响信号完整性及延迟。如何对其进行阻抗控制呢？　　确定走线模式、参数及阻抗计算。LVDS分外层微带线差分模式和内层带状线差分模式。阻抗可以通过合理设计参数，利用相关软件计算得出。通过计算，阻抗值与绝缘层厚度成正比，与介电常数、导线的厚度及宽度成反比。　　走平行等距线及紧耦合原则。确定走线线宽及间距后，在走线时严格按照计算出的线宽和间距，两线的间距要一直保持不变，也就是要保持平行（可以放图）。同时在计算线宽和间距是最好遵守紧耦合

6、的原则，也就是差分对线间距小于或等于线宽。当两条差分信号线距离很近时，电流传输方向相反，其磁场相互抵消，电场相互耦合，电磁辐射也要小的多。而且要两条线走在同一层，避免分层走线。因为在PCB板的实际加工过程中，由于层叠之间的层压对精确度大大低于同层蚀刻精度，以及层压过程中的介质流失，不能保证差分线的间距等于层间介质厚度，会造成层间差分对的差分阻抗变化。　　走短线、直线。为确保信号的质量，LVDS差分对走线应该尽可能地短而直，减少布线中的过孔数，避免差分对布线太长，出现太多的拐弯，拐弯尽量用45°或弧线，避免90°拐弯。　　不同差分线对间处理。LVDS对走线方式的选择没有

7、限制，微带线和带状线均可，但是必须注意要1有良好的参考平面。对不同差分线之间的间距要求间隔不能太小，至少应大于3-5倍差分线间距。必要时在不同差分线对之间加地孔隔离以防止相互间的串扰。LVDS信号尽量远离其他信号。　　LVDS差分信号不可信号以跨平面分割。尽量两根差分信号互为回流路径，跨分割不会割断信号的回流，但是跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连续。　　接收端的匹配电阻的布局。对接收端的匹配电阻到接收管脚的距离要尽量靠近。同时匹配电阻的精度要控制。你对于点到点的拓扑，走线的阻抗通常控制在100,但匹配电阻可以根据实际的情况进行调整