面向sram型fpga软错误可靠性评估及容错算法的的研究

《面向sram型fpga软错误可靠性评估及容错算法的的研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、面向SRAM型FPGA软错误的可靠性评估与容错算法研究_景乃锋上海交通大学微电子学院博士毕业论文FPGA（FieldProgrammableGateArray）现场可编程门阵列，具有配置灵活、开发周期短等特点。FPGA的几种类型（SRAM-based、Flash-based和反熔丝型Antifuse-based）其中以SRAM型的市场份额最多。深亚微米集成电路软错误具有时间、空间的随机性，主要由于电源电压的不断降低、工作频率的持续提高、噪声容限的日益减小和芯片复杂度的高速增长，导致集成电路对工作环境愈发敏感。FPGA设计应用评价指标（性能、功耗和可靠性）。这篇博士论文主要是对于FPGA电

2、路以及基于FPGA的系统，尤其是针对FPGA配置字软错误进行研究。针对SRAM型FPGA敏感单元是存储配置字数据和用户数据，其中配置字数据控制着FPGA中所有的可配置资源，包括逻辑真值表（Look-UpTable）、互连线、时钟等资源，它们决定FPGA的行为。用户数据进一步分为触发器（Flip-Flop）数据和块存储（BlockRAM）数据，用来保存FPGA运行期的结果和预定义的查找表等。发生在用户数据存储单元上的软错误可以通过触发器或数据块的下一次锁存而恢复正确的数值（瞬态可恢复）。由于FPGA行为的配置数据约占整个FPGA存储单元数量的95-98%，因此发生在配置数据存储单元上的软错

3、误则会对FPGA造成更为严重的影响。并且对配置存储器的影响可能是永久性的，只有下一次FPGA的重新配置才能够消除。软错误产生的诱因1、太空辐射2、核辐射3、封装材料软错误造成的后果：1、Fault故障：是系统错误的必要条件。系统内在故障的外在表现称为错误，但是并不是所有的故障都会引起错误。2、Error错误：是指系统内部某一部分产生了非正常的行为或状态。3、Failure失效：是指电路或系统在运行时偏离了指定的功能，其根本原来可以归结为系统内部的故障。软错误的分类：1、单粒子瞬态（SET，SingleEventTransient）2、单粒子翻转（SEU，SingleEventUpset）

4、3、多位翻转（MBU，MultipleBitUpsets）软错误率的几种评估方法1、现场辐射试验2、故障模型分析3、基于故障注入的测试a)基于硬件的实际运行b)软件模型的模拟仿真软错误避错技术1、在工艺级别上采用SOI工艺彻底消除硅体CMOS电路中的寄生栓锁效应2、采用三阱工艺（triple-well）实现完全的电器隔离以降低衬底的噪声电流3、在实际应用时将器件表面覆盖一层厚的铝箔或金箔来降低空间辐射的影响空间三模冗余（TMR）：虽然能够有效地防护单粒子软错误对FPGA的影响，但是开销过大，其中面积开销比原始电路增大大于200%，同时功耗陡增，而且表决权及其他额外的布线使速度降低约7%-

5、30%。时间冗余：只对SET有效，而对于FPGA配置字软错误是无法纠正的。信息冗余：利用冗余编码的技术以达到对配置字进行编码检验或纠错的目的。如CRC（circularredundancycode）、奇偶校验等。自刷新恢复技术（scrubbing）：对FPGA进行动态重构，即根据需要对配置字进行重新加载，在运行时动态完成重新配置对配置字存储单元进行周期性的重写，纠正发生了软错误的存储单元，从而达到消除软错误的目的。（关键是刷新频率和刷新范围的确定）FPGA软错误的原地缓解算法作为一种低开销的电路等价逻辑转换的冗余方法，主要有1、ROSE（RobustreSynthesisalgorith

6、m）2、IPR（In-PlaceReconfiguration）3、IPD（In-PlaceDecomposition）FPGA配置字软错误评估工具目前商业的FPGA普遍采用2D阵列结构，核心部分电路主要有：1、逻辑单元块2、输入输出单元3、可编程布线资源预定电路需要的端口通过配置所需要的输入、输出完成。电路预定的逻辑功能通过配置逻辑单元块来完成。可编程布线资源被配置成逻辑单元块之间或者从逻辑单元块的输入、输出端口所需要的链接。目前绝大部分的商用FPGA均使用基于查找表（LUT，Look-UpTable）的结构作为逻辑单元块的基本构成。每个逻辑单元块也不是由一个单独的LUT组成，而是由一

7、簇LUT、寄存器以及它们之间的局部互连组成，这种结构称为基于簇结构的逻辑单元块（CLB，Cluster-basedLogicBlock）。在簇结构下，每一个LUT和寄存器组成一个基本逻辑单元（BLE，BasicLogicElement），其中的LUT可以直接输出或通过寄存器锁存后再输出，实现组合逻辑和时序逻辑的结构。每个逻辑单元块中的LUT是由位于单元块内部的布线资源互连起来，称为局部布线资源（localrouting）或内部布线资