非多路复用与多路复用总线转换桥的设计和实现

《非多路复用与多路复用总线转换桥的设计和实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、非多路复用与多路复用总线转换桥的设计和实现.freelS320F206与SJA1000为例,分析了各自时序的特点,详细论述了两种总线之间转换的关键:读、写周期的使能信号和起始基准的确定,并采用复杂可编程器件CPLD实现。关键词:非多路复用总线多路复用总线时序cplddsp微处理器对外并行总线接口方式一般分为两种,一种为多路复用方式,数据与地址采用共用引脚,分时传输;另一种是非多路复用方式,数据与地址采用分离引脚,同时传输。目前国内应用广泛的MCS196和MCS51系列微处理器采用多路复用总线,设计电路时应考虑如何将数据和地址从总线上分离出来,与存储器、外围接口芯片的数据和地址引脚连接。一般利用

2、ALE(地址锁存)信号触发锁存器(74LS373)将地址与数据信号分离出来。近几年来,随着低价位DSP芯片的出现,DSP芯片已被广泛应用到控制与测量领域中。国内使用的DSP芯片以TI公司的TMS320系列为主流。这种微处理器对外的数据和地址总线接口方式为非多路复用方式,.freelS320F206与SJA1000的连接为例,采用复杂可编程逻辑器件CPLD,完成了用硬件来实现非多路复用方式到多路复用方式的转换。1多路复用总线的信号和时序1.1SJA1000接口的主要信号说明CAN控制器SJA1000提供的微处理器接口方式为典型INTEL或MOTOROLA地址数据多路复用总线模式,主要信号有地址数

3、据信号AD7~AD0、地址选通信号ALE、片选信号CS、读信号RD、写信号ODE。当MODE=1时,为INTEL模式;当MODE=0时,为MOTOROLA模式。本文描述的地址数据多路复用总线模式均为INTEL模式。图1和图2分别为INTEL模式读、写周期时序。AD7~AD0引脚在ALE有效时,传送的是地址信号;在RD或320F206接口的主要信号说明TSM320F206的总线接口方式采用地址和数据分离的形式。其主要信号有地址信号A0~A15、数据信号D0~D15、读信号RE、写信号320F206的I/O时序分析TMS320F206的读写时序如图3和图4所示。I/O的读或写工作周期一般在两个机器

4、周期内完成。在此期间,IS信号和地址信号一直保持有效;闸门信号STRB发生在第一个机器周期有效后并保持一个机器周期以上;RE和320F206在连续的读操作时,STRB一直保持为低电平,可见在产生SJA1000读、写操作周期时,无法单独以它作为ALE、RD信号产生的起始基准,需与IS、S320F206和SJA1000l引脚信号的对应为:fabl7接A0~A7;fdb7接D0~D7;fds接IS;fstrb接STRB;fS320F206的机器时钟输出信号CLKOUT1。fcp为20MHz的方波信号。因为TMS320F206的读或写工作周期一般为一、两个机器时钟周期,此时基准时钟fcp最多含有四个边

5、沿状态,无法完成非多路复用到多路复用的转换,所以通过软件等待设置,使TMS320F206对外部总线操作时,由原来所用的一个机器时钟周期延长到四个机器时钟周期,边沿状态个数增加了4倍。另外fcp的脉宽为25ns,这样可以保证转换桥输出的多路复用总线时序的时间参数满足SJA1000的时序要求。从上面的时序分析中可以确定出SJA1000的读、写周期的使能信号煟桑樱牶推鹗蓟准信号煟樱裕遥隆ⅲ祝拧ⅲ遥怕呒组合牎#桑幼魑转换桥的片选信号,当IS为“0”时,转换桥工作;否则,转换桥的各输出信号被悬挂。当IS为“0”、STRB为“0”、WE为“0”、RE为“1”时,DSP开始对外部I/O进行写操作,在后面紧跟

6、的四个DSP机器时钟周期产生出1个SJA1000的写周期;当IS为“0”、STRB为“0”、WE为“1”、RE为“1”时,DSP开始对外部I/O进行读操作,在后面紧跟的四个DSP机器时钟周期产生出1个SJA1000的读周期。3.3读操作转换过程通过软件等待设置,使DSP的I/O读、写操作需四个机器时钟周期。在第一个时钟周期的上升沿产生ale信号(脉宽为0.5倍的机器时钟周期),同时将DSP输入的低八位地址fabl7锁存并送到地址数据复用总线adb7,并保持到第二个时钟周期的上升沿为止,此时adb7为高阻状态。第三、第四个时钟周期,DSP的读信号frd有效,将此信号直接送到rd引脚,此时adb7

7、引脚的数据直接送给fdb7引脚,读操作结束。图5转换桥的时序仿真图3.4写操作转换过程在写操作的四个时钟周期中,在第一个时钟周期的上升沿产生ale信号(脉宽为一个机器时钟周期),同时将DSP输入的低八位地址fabl7引脚的信号送到adb7上,并保持到第三个时钟周期结束。在第四个时钟周期的上升沿产生写信号wr(宽度为一个时钟周期),在DSP写信号few的上升沿处锁存数据线fdb7来的信号,并将其送到