复件 (2) 数字电子时钟设计原理

复件 (2) 数字电子时钟设计原理

ID:26453210

大小:552.50 KB

页数:20页

时间:2018-11-27

复件 (2) 数字电子时钟设计原理_第1页
复件 (2) 数字电子时钟设计原理_第2页
复件 (2) 数字电子时钟设计原理_第3页
复件 (2) 数字电子时钟设计原理_第4页
复件 (2) 数字电子时钟设计原理_第5页
资源描述:

《复件 (2) 数字电子时钟设计原理》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、毕业设计论文论文题目:数字电子时钟设计原理II某职业技术学院电气工程系机电一体化专业毕业设计论文某职业技术学院电气工程系毕业设计任务书1.能够利用软件设计数字电子钟电路原理图。2.要求熟悉集成芯片功能。3.具有时、分、秒显示功能。三、毕业设计进程表毕业设计进程表起止日期设计内容备注第1周资料准备,查阅相关文献第2周设计电路第3-4周编写说明书,交指导老师审阅第5周整理资料,准备答辩II某职业技术学院电气工程系机电一体化专业毕业设计论文Ⅲ某职业技术学院电气工程系机电一体化专业毕业设计论文前言目前市场上提供的无论是机械钟还是石英钟在晚上无照明的情况下都是不可见的。要知道当前的时间,必须先开灯,故较

2、为不便。现在市场上出现了这样一类的电子钟,它以六只LED数码管来显示时分秒,与传统的以指针显示秒的方式不同,超越了人们传统的习惯与理念。数字电子钟是一种用数字显示秒、分、时的计时装置,与传统的机械钟相比,具有走时准确、显示直观、无机械传动装置等优点,因而得到广泛的应用。如,日常生活中的电子手表,车站、码头、机场等公共场所的大型数显电子钟。要实现数字电子钟的设计可以由单片机控制或者由数字IC构成。这里我们要做的是一个由数字IC构成的数字电子钟设计。Ⅲ某职业技术学院电气工程系机电一体化专业毕业设计论文目  录1设计功能要求12设计方案23设计中所用到的元器件33.1译码器33.2计数器43.3显示

3、器53.4振荡器54电路设计74.1时分秒计数器74.1.1秒计数器的设计74.1.2分计数器的设计84.1.3时计数器的设计84.2校时电路94.3译码显示电路104.4总体电路115器件清单13结束语14致  谢15参考文献16附录A数字电子钟整体体电路图17Ⅳ某职业技术学院电气工程系机电一体化专业毕业设计论文1设计功能要求设计一数字钟,该数字钟能够准确计时,以数字形式显示时、分、秒的时间和校时功能。在电路中,振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时、校分和校秒的功能。并且要用数码管显示时、分、秒,各位均为两位显示。具体要求如下:1.时的计时要求为“23置0”,分和

4、秒的计时要求为60进制。2.准确计时,以数字形式显示时,分,秒的时间。3.校正时间。2设计方案根据设计要求首先建立了一个多功能数字钟电路系统的组成框图,框图如图2.1所示。由图2.1可知,电路的工作原理是:多功能数字钟电路主要由振荡器、计数器、译码器和显示器构成。图2.1电路框图17某职业技术学院电气工程系机电一体化专业毕业设计论文主体电路由基准频率源、计数器、译码显示驱动器、数字显示器和校准电路等五部分组成。其中:(1)基准频率源是数字电子钟的核心,它产生一个矩形波时间基准源信号,其稳定性和频率精确度决定了计时的准确度。(2)译码器采用BCD码-七段显示译码驱动器。显示器采用LED七段数码管

5、。(3)校准电路可采用按键及门电路组成。系统工作原理:振荡器产生的稳定高频脉冲信号作为数字钟的时间基准。秒计数器计满后向分计数器进位,分计数器计满后向小时计数器进位,小时计数器按照“23置0”规律计数。计数器的输出经译码器送显示器,计时出现误差可以用校时电路进行校时、分、秒。3设计中所用到的元器件3.1译码器显示译码器,一般是将一种编码译成十进制码或特定的编码,并通过显示器件将译码器的状态显示出来。发光二极管点亮只须使其正向导通即可,根据LED的公共极是阳极还是阴极分为两类译码器,即针对共阳极的低电平有效的译码器和针对共阴极LED的高电平输出有效。这里我选用CD4511,它是一个用于驱动共阴极

6、LED(数码管)显示器的BCD码—七段显示译码器,其特点为:具有BCD转换,信号锁存控制,能提供较大的拉电流。可直接驱动LED显示器。它的引脚图如图3.1所示:图3.1CD4511的引脚图17某职业技术学院电气工程系机电一体化专业毕业设计论文其功能介绍如下:  BI:4脚是消隐输入控制端,当BI=0时,不管其它输入端状态如何,七段数码管均处于熄灭(消隐)状态,不显示数字。  LT:3脚是测试输入端,当BI=1,LT=0时,译码输出全为1,不管输入DCBA状态如何,七段均发亮,显示“8”。它主要用来检测数码管是否损坏。  LE:锁定控制端,当LE=0时,允许译码输出。LE=1时译码器是锁定保持状

7、态,译码器输出被保持在LE=0时的数值。  A1、A2、A3、A4、为8421BCD码输入端。  a、b、c、d、e、f、g:为译码输出端,输出为高电平1有效。左边的引脚表示输入,右边表示输出,还有两个引脚8、16分别表示的是GND、Vcc。CD4511的逻辑功能如表3.1所示。表3.1CD4511的逻辑功能输入输出LEBILIDCBAabcdefg显示XX0XXXX11111118X01XXXX

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。