CDMA网络传输的无线视频监控和视频数据存储系统。文中详细地描述了"> CDMA网络传输的无线视频监控和视频数据存储系统。文中详细地描述了" />
基于dm642嵌入式无线视频监控硬件设计

基于dm642嵌入式无线视频监控硬件设计

ID:26385356

大小:144.50 KB

页数:5页

时间:2018-11-26

基于dm642嵌入式无线视频监控硬件设计_第1页
基于dm642嵌入式无线视频监控硬件设计_第2页
基于dm642嵌入式无线视频监控硬件设计_第3页
基于dm642嵌入式无线视频监控硬件设计_第4页
基于dm642嵌入式无线视频监控硬件设计_第5页
资源描述:

《基于dm642嵌入式无线视频监控硬件设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于DM642嵌入式无线视频监控硬件设计选用TMS320DM642作为系统CPU,并采用最新视频编码标准H.264压缩算法,实现基于CDMA"target="_blank">CDMA网络传输的无线视频监控和视频数据存储系统。文中详细地描述了系统组成、结构和功能,对系统各个组成模块进行了详细分析和设计,主要包括视音频输入、CDMA传输串口、DE及USB通信等模块,并针对DM642高速CPU,分析了系统设计中应注意的问题。无线视频监控系统是公安、交通、水利等行业的重要装备,目前无线视频传输设备主要采用

2、微波方式,其致命弱点是传输距离短,有障碍物时传输距离大为减少,多年来一直没有得到很好的解决。(来自大比特商务网:http://www.big-bit.com)随着运营商在国内大部分地区推出GRPS和CDMA1x公共无线数据网络,通过公共无线数据网络传输视频已成为当今研究和应用的热点,它能彻底解决微波方式的短距离问题。由于公共无线数据网络的带宽比较窄且不稳定,采用编码效率不高的视频压缩算法(如H.263、MPEG-4等),传输效果不理想,无法满足大多数监控场合的要求。H.264是JVT制定的最新视频

3、压缩标准,比H.263和MPEG-4在同质量时码流可低50%,同时支持无线网络传输,但其运算复杂度也是H.263和MPEG-4的3-5倍,因此一般的CPU系统无法满足要求。TMS320DM642是TI最新推出的高性能数字媒体处理器,指令最高可达4800MIPS,可以满足实时H.264编码算法的要求。本文设计了基于TMS320DM642的嵌入式系统,采用H.264视频编码算法,成功的开发了基于CDMA传输的无线视频监控系统。1无线视频监控系统构成1.1无线视频监控系统设计需求本系统要求采用嵌入式视频

4、发送终端,对采集视频图像进行实时压缩并通过CDMA网络发送,接收端采用PC机对接收视频数据进行解码并显示。对于嵌入式视频发送终端有如下需求:①一路PAL/NTSC标准模拟视频输入,一路模拟音频输入;②采用CDMA接入方式将视频数据通过网络发送;③采用CF卡或硬盘对视频进行本地存储;④发送图像和保存图像的尺寸和帧率等参数可调;⑤可通过无线网络进行远程控制,并且要求低功耗。1.2系统的总体设计由于CDMA无线网络带宽窄、带宽波动大,因此系统中采用H.264作为视频压缩算法。同时本地存储与CDMA发送视

5、频在图像尺寸和帧率上不同,需要采用两个编码结构分别进行编码。(来自大比特商务网:http://www.big-bit.com)图1显示了本系统的总体结构框图,系统主要包括DM642CPU、视频输入、音频输入/输出、硬盘接口、串口和USB通信(USB2.0)等主要功能模块,此外还包括实时时钟(RTC)、显示和I/O接口(LCD&I/O)、SDRAM、FLASH和电源(POWER)模块。下面将详细地对各个功能模块进行一一分析和设计。图1视频发送终端系统框图2无线视频监控系统硬件设计2.1TMS320D

6、M642简介TMS320DM642是TI推出的针对多媒体处理领域应用的高性能数字媒体处理器。该处理器是专门为视频与影像市场量身定制的,特别适用于VOIP视频、视频点播(VOD)、多信道数字视频摄录像应用以及高品质视频编码与解码解决方案。DM642处理器内部集成了TMS320C64X的DSP内核,在600MHz运行速度下,指令可达4800MIPS,由于其强大的运算能力,可以实现实时的H.264编解码算法。DM642内部集成了外部内存接口(EMIF)控制单元,通过20根地址线和64位数据总线可直接与外

7、部的SDRAM、FLASH进行连接。本系统中由于采用100MHz的SDRAM,考虑到信号完整性,SDRAM直接与DM642连接,而FLASH通过总线加以驱动后加以连接。2.2视频输入模块DM642具有三个视频端口,支持多种分辨率和标准,如CCIR601、ITU-BT.656、BT.1120等,每个端口为20bit位宽,可以被灵活的配置为一个20/16bit或两个10/8bit通道。同时,每个端口都可配置为视频输入或视频输出。本系统中采用VP0与SAA7113H相连进行视频输入采集。(来自大比特商务

8、网:http://www.big-bit.com)SAA7113H为9bit视频解码器,其内部有由视频源选择、反混叠滤波器和ADC组成的两通道模拟预处理电路、增益控制、时钟发生电路(CGC)、多标准数字解码器、亮度饱和度控制电路等组成。它支持PAL、NATSC等多种视频输入格式,输出支持标准的ITU.656YUV4∶2∶28bit格式,通过I2C总线进行控制,只需一个24.576MHz外部晶振,采用3.3V电源、具有小于0.5W的功耗。SAA7113H与DM642接口见图2。图2S

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。