可编程逻辑器件实验指导书v1.5

《可编程逻辑器件实验指导书v1.5》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验1开关、发光二极管和多路器本实验的目的是学习如何连接一个简单的外部输入、输出器件到FPGA芯片以及如何在FPGA器件上实现逻辑电路控制简单外部器件。考虑使用DE2开发板上拨动开关SW17-0(toggleSwitch)作为电路的输入。使用发光二极管(LightEmittingDiodes，LEDs)和7段显示数码管(7-segmentDisplay)作为电路的输出。第1部分DE2开发板提供了18个拨动开关，分别被命名为SW17-0，这些开关可以用作为电路的输入。DE2开发板同时还提供了18个红色的LED，被命名为LEDR17-0，用于显示电路的输出值。图1所示一个简单的VerilogH

2、DL模块，用LED来显示这些开关的状态。因为拨动开关SW和LED都是18个，在VerilogHDL代码中，将它们表示成向量的形式更为方便，这样我们可以在编程的时候使用一个赋值语句来代替以下的18个赋值语句。assignLEDR[17]=SW[17]；assignLEDR[16]=SW[16]；…assignLEDR[0]=SW[0]；在DE2开发板上，FPGA器件与拨动开关和发光二极管之间已经正确连接。为了正确使用SW17-0和LEDR17-0，必须在QuartusII工程中正确的进行引脚分配(pinassignment)。关于引脚分配可以参考DE2UserManual。例如，在DE2Us

3、erManual中已经指明，拨动开关SW0被连接到FPGA的N25引脚，LEDR0被连接到AE23引脚。最好的引脚分配方式是在QuartusII软件中导入DE2_pin_assignments.csv文件，该文件可以在DE2SystemCD上或者Altera公司的大学计划网站上获得。引脚分配过程在QuartusIIIntroductionusingVerilogDesign中有详细描述，该文件也可以从Altera公司网站上获得。注意：只有在VerilogHDL代码中使用的端口名与DE2_assignments.csv使用的名字完全一致时，向QuarutusII工程导入DE2_assignm

4、ents.csv才是有效的。在DE2_assignments.csv中对拨动开关和发光二极管的命名分别为SW[0]，，SW[17]和LEDR[0]，，LEDR[17]。这也是在例1中使用SW和LEDR作为模块端口的原因。例1DE2开发板上使用拨动开关和发光二极管的Verilog代码//连接拨动开关SW和红色的发光二极管LEDR的简单的VerilogHDL模块modulepart1（SW，LEDR）；input[17:0]SW;output[17:0]LEDR;assignLEDR=SW;endmodule执行以下步骤在DE2开发板上实现例1的电路：1、新建QuartusII工程，选择Cyc

5、loneIIEP2C35F672C6作为目标芯片，该芯片是DE2开发板上的FPGA芯片；1、将例1所示的VerilogHDL代码加入到QuarutsII工程；2、引脚分配，并编译工程该工程；3、将编译好的电路下载到FPGA器件。扳动拨动开关观察相应的发光二极管显示，验证电路功能是否正确；第2部分图2(a)给出是2选1数据选择器(multiplexer)有时也称为多路器的电路原理图，2选1数据选择有多种实现方式。图2(a)给出的是积之和(sum-of-product)形式，其中输入s代表选择输入(selectinput)。如果s=0，则多路器的输出m等于输入x，如果s=1则输出等于y。图2(

6、b)给出了2选1数据选择器的真值表(TrueTable)，图2(c)给出的是2选1数据选择器的电路符号。图2二选一的数据选择器2选1数据选择器可以使用VerilogHDL的连续赋值语句语句描述assignm=(~s&x)

7、(s&y);本部分要求编写VerilogHDL模块实现图3(a)所示的电路，该模块包含8个类似于上面连续赋值语句。电路包括2个8位输入X和Y，产生一个8位的输出M。如果s=0，那么M=X，如果s=1，则M=Y。通常称具有上述功能的逻辑电路为8位宽的2选1数据选择器。图3(b)给出了8位2选1数据选择器的电路符号，其中X，Y称为8位宽的数据输入端，M是8位宽的数据输出端。按

8、如下步骤完成本实验：图38位宽的数据选择器1、新建QuartusII工程；2、在工程中加入8位宽的2选1数据选择器VerilogHDL代码。使用DE2开发板上的SW17作为输入s，开关SW7-0作为输入X，SW15-8作为输入Y。连接拨动开关SW到红色的发光二极管LEDR，同时连接输出M到绿色的发光二极管LEDG7-0。3、引脚分配，确保作为电路的输入端口的CycloneIIFPGA的引脚正确连接到拨动开关SW，作为电路