三人表决器,多功能计数器的设计.doc

三人表决器,多功能计数器的设计.doc

ID:26152919

大小:402.00 KB

页数:9页

时间:2018-11-24

三人表决器,多功能计数器的设计.doc_第1页
三人表决器,多功能计数器的设计.doc_第2页
三人表决器,多功能计数器的设计.doc_第3页
三人表决器,多功能计数器的设计.doc_第4页
三人表决器,多功能计数器的设计.doc_第5页
资源描述:

《三人表决器,多功能计数器的设计.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、一.课程设计目的和任务课程设计目的:本次课程设计是在学生学习完数字电路、模拟电路、电子设计自动化的相关课程之后进行的。通过对数字集成电路或模拟集成电路的模拟与仿真等,熟练使用相关软件设计具有较强功能的电路,提高实际动手,为将来设计大规模集成电路打下基础。课程设计任务:(1)设计设计一个多功能计数器。4位增1/减1计数器:当输入信号UP等于1时计数器增1;当输入信号UP等于0时计数器减1,并且有异步清零的功能。(2)设计一个三人表决器,判断规则为一个主裁判和两个副裁判,若主裁判同意则可以通过,若两个副裁判同意也可以通过

2、。二.分析与设计1.设计任务与分析(1)多功能计数器主要实现的是对计数器的控制,可以通过输入来控制计数器的加减,清零,同时计数器为时序逻辑电路,所以必须加入时钟控制信号,通过时钟信号的上升沿或者下降沿来控制计数。(2)根据题目可以知道要有三个输入和一个输出,是一个简单的组合逻辑函数。想要实现这一功能必须要列出输入和输出的逻辑关系,然后根据这一逻辑关系得出逻辑电路,然后编出源代码进行仿真。2、设计方案论证(1)本题设计的是4位异步清零计数器。首先是输入输出的设置,利用一个输入控制计数器的加减计数,用另一个输入控制计数器

3、的清零端,用脉冲信号作为时钟信号控制计数器计数,最后输出计数值。同时还应设置进位输出端,当计数超过十六时输出进位信号。其次是逻辑的实现,通过触发器等基本器件就可以实现这一功能,最后是编程的实现部分,利用VHDL编程相对Verilog简单,首先定义一个实体,规定好所有的输入输出端口,然后再定义一个结构体来实现具体的功能,结构体中要定义时钟脉冲信号,利用多重选择结构来实现电路的功能:首先判断rst,因为rst为异步清零端,所在选择结构的最外层,独立于clk之外,若其有效,则直接置零,其次在脉冲有效的前提下看使能端是否有效

4、,若有效则可正常计数,否则不能正常计数,最后通过判断sum是否超过计数范围来看是否有进位输出。(2)本题设计的是主副裁判表决器。首先,三个输入共有八种组合,输出为一个,根据这八种组合来列出真值表,得出输出和输入的函数关系,并根据这个逻辑关系设计出电路。其次就是程序的实现,利用VHDL来实现,先定义一个实体,列出所有的输入输出端口,然后定义一个结构体来实现具体的功能,利用选择语句来实现,当输入的组合使得输出为1时Y置1,否则为0。3、详细设计(1)①设置输入的对应关系up为计数器加减的控制端,加法计数时为1,减法计数时

5、为0,str为清零控制端,清零时为0,否则为1;sum为计数输出,为四位二进制数,clk为时钟脉冲,上升沿有效,cout为进位输出,有进位输出时为1,否则为0。②列出真值表clkupstrSum3Sum2Sum1Sum0co××000000↑1100010↑1100100↑1100110↑1101000↑1101010↑1101100↑1101110↑1110000↑1110010↑1110100↑1110110↑1111000↑1111010↑1111100↑1111111clkupstrSum3Sum2Sum1S

6、um0co××000000↑1111111↑1111100↑1111010↑1111000↑1110110↑1110100↑1110010↑1110000↑1101110↑1101100↑11101010↑1101000↑1100110↑1100100↑1100010③编译及仿真编译结果:仿真图见系统实施。④生成逻辑图(2)①设置输入输出对应关系:A代表主裁判输入,同意为1,不同意为0;B、C代表两个副裁判的输入,同意为1,不同意为0。Y表示输出,通过为1,不通过为0。②列出真值表ABCY00000010010001

7、111001101111011111③得出输出逻辑函数:Y=A'BC+AB'C'+AB'C+ABC'+ABC化简逻辑函数得Y=A+BC④编译仿真结果:仿真波形图见系统实施。⑤生成逻辑图三、系统实施实验输出波形如下:由波形图可以看出,当up为1且rst为1时,计数器为加法计数器,当up为0且rst为1时,为减法计数器,当rst为0时,计数器清零。Cout为进位输出端,当sum为1111时输出为1。由图可以看出,A是主裁判,B、C是副裁判,当主裁判同意时,输出为1,当主裁判不同意,但是两个副裁判同意时,输出也为1。其他情

8、形下输出为零。五、参考书目【1】《逻辑与数字系统设计》李晶皎、李景宏、曹阳,清华大学出版社2008【2】《数字电路逻辑设计(第三版)》王毓银高等教育出版社2005【3】《数字电子技术基础》范文兵清华大学出版社2007【4】《数字电路实验与课程设计》吕思忠、施齐云哈尔滨工程大学出版社2001【5】《数字电路及制作实例》陈振官国防工业出版社2006

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。