宽带cdma发射机低相噪本振源的设计

《宽带cdma发射机低相噪本振源的设计 》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、宽带cdma发射机低相噪本振源的设计摘要：分析研究了如何根据各类CDMA发射机整机指标确定本振源的具体指标；给出了一套EVM指标的仿真程序，它可以综合分析发射机各组成部分对整机EVM指标的影响；给出了一整套器件指标估算的方法，包括压控振荡器VCO相位噪声确定，锁相环路芯片（PLLIC）1Hz归一化相位噪声对相位误差的影响。提供了基于ADS的PLL电路仿真程序，它可以方便地进行相噪、杂散和稳定度分析，并可以方便地与EVM仿真程序联合使用。关键词：码分多址接入发射机误差向量幅度本振源锁相环CDMA及码分多址接入，是一种基于扩展频谱通信技术

2、的多址接入方式。它采用唯一的码字将消息信号扩展到相对更宽的频带上，从而减少干扰，增强系统处理能力，并且可以区分用户。CDMA多址接入不要求分割频率和时间，因而系统容量较高。目前国际上主流的第三代移动通信技术（A，CDMA2000以及我国提出的TD-SCDMA）都采用了CDMA技术。CDMA收发信机将成为今后通信产品的主流。本振源作为CDMA发射机心脏，对通信质量有着举足轻重的影响。CDMA技术对线性度和调制精度有严格的要求，因此，如何根据整机指标（如：误差向量幅度-EVM，邻道功率抑制比-ACPR），尤其是对本振源要求较高的多模手机，

3、确定本振源可实现的具体指标（相位噪声等），并对电路进行设计与优化，成为各类CDMA通信设备设计者的新的挑战。图1CDMA发射机框图本文介绍一款宽带CDMA发射机的本振源设计过程，提供一整套针对CDMA发射机本振电路（锁相环路）进行的电路指标确定、器件选取与参数设定以及电路设计的方案的可行性评估。另外，对发射机系统的EVM指标进行了仿真，从而得出了合理的本振源相位误差指标。为便于设计者对锁相环路的优化与仿真，笔者还编写了一套ADS锁相环路仿真程序，不同于常见的优化和计算在后台进行的辅助程序。在使用本仿真程序时，设计得可以调整任意参数或器

4、件值并迅速获得与该调整相应的所有关键指标（如：相噪、杂散、稳定性）的变化。1原理简介宽带CDMA发射机框图如图1所示，其中左上部分为本振源电路。单片机通过数据部控制锁相环路芯片（PLLIC）使得该电路可以锁定在不同的信道上；温补晶振（TCXO）为锁相环路提供精确的参考频率源；压控振荡器（VCO）反馈信号与该频率源在PLLIC内进行鉴相。鉴相输出通过电荷泵和环路滤波器输出到压控振荡器的控制端控制其输出频率。2指标设定与本振源相关的主要整机指标有：·频稳度：±2×10-6；·EVM：15%；·带宽：2.5MHz；·ACPR：-40dB/±

5、2.5MHz。基于上述指标，得出以下针对本振源的一些具体指标：（1）参考频率源频稳定：±1.7ppm（包括温度频稳度、供电电压频稳度、负载牵引频稳定和年老化率累加）。（2）相位误差：相位误差是由发射机的误差向量幅度即EVM（Theerrorvectormagnitude）决定的，EVM经常被用来描述发射信号的调制精度。TD-SCDMA和A标准都用此标准来规定发射信号的质量。EVM是对理想波形与实际波形之差的度量，如图2所示。安捷伦公司提供的测量规范被广泛应用于测量仪器和商业仿真软件，其具体内部如下：设Z（k）为在kT(T为符号周期)时

6、刻通过理想接收滤波器观测待测发射机而得到的复向量，S（k）为理想归一化的单位圆上的参考向量。则Z（k）可以表示为：Z(k)=[C0+C1(S(k)+E(k))]定义为误差向量E（k）的幅度的均方根值，即：其中，N=MAX-MIN+1，而MAX和MIN为EVM测量信号段的第一个符号和最后一个符号的排序数。由以上定义可以看出：发射机的信噪比和非线性都可能造成EVM的变化。而且这些因素对EVM的影响并能做简单的线性叠加。为便于通过EVM指标确定锁相环路的具体指标，笔者利用ADS进行了系统仿真。在考虑功率放大器（PA）的非线性的前提下-设定P

7、A增益为11.5dB，三阶交调点为28.5dBm，输入功率为10dBm，通过仿真认为将本振的EVM定为<2%是合理的。（3）鉴相频率：因带宽为2.5MHz，所以锁相环鉴相频率亦设为2.5MHz。（4）杂散相噪（Spur）：杂散相噪一般由邻道功率抑制比即ACPR（AdjacentChannelPo(包括温度频稳定、供电电压频稳定、负载牵引频稳定和年老化率累加)。为便于确定锁相环路的分频比，设定其工作频率20MHz=8×2.5MHz（信道带宽）。3.2锁相环芯片的选取与参数设定a.芯片选取芯片选取方面决定选用美国国家半导体（Nationa

8、lSemiconductor）锁相环芯片。本设计在EVM调制精度方面要求严格，它与本振源相噪之间的关系为：（4）式中，L（f）为相位噪声密度。因此锁相环的相位噪声成为设计成功与否的关键。首先，对锁相环路的种类进行选择（见