基于FPGA的快速图像处理系统的设计毕业设计论文

《基于FPGA的快速图像处理系统的设计毕业设计论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、基于FPGA的快速图像处理系统的设计摘要我们评估、改进硬件、软件架构的性能，目的是为了适应各种不同的图像处理任务。这个系统架构采用基于现场可编程门阵列（FPGA）和主机电脑。PC端安装LabVIEW应用程序，用于控制图像采集和工业相机的视频捕获。通过USB2.0传输协议执行传输。FPGA控制器是基于ALTERA的CycloneII芯片，其作用是作为一个系统级可编程芯片（SOPC）嵌入NIOSII内核。该SOPC集成了CPU，片内、外部内存，传输信道，和图像数据处理系统。采用标准的传输协议和通过软硬件逻辑来调整各种帧的

2、大小。与其他解决方案作比较，对其一系列的应用进行讨论。关键词：软件/硬件联合设计；图像处理；FPGA；嵌入式毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作者签名：　　　　　日　期：　　　　　

3、指导教师签名：　　　　　日　　期：　　　　　使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名：　　　　　日　期：　　　　　学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得

4、的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权　　　　大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

5、涉密论文按学校规定处理。作者签名：日期：年月日导师签名：日期：年月日1、导言传统的硬件实现图像处理一般采用DSP或专用的集成电路（ASIC）。然而，随着对更高的速度和更低的成本的追求，其解决方案转移到了现场可编程门阵列（FPGA）身上。FPGA具有并行处理的特性以及更好的性能。当一个程序需要实时处理，如视频或电视信号的处理，机械操纵时，要求非常严格，FPGA可以更好的去执行。当需要严格的计算功能时，如滤波、运动估算、二维离散余弦变换（二维DCTs）和快速傅立叶变换（FFTs）时，FPGA能够更好地优化。在功能上，FP

6、GA更多的硬件乘法器、更大的内存容量、更高的系统集成度，轻而易举地超越了传统的DSP。以计算机为基础的成像技术的应用和基于FPGA的并行控制器，这需要生成一个软硬件接口来进行高速传输。本系统是一个典型的软硬件混合设计产品，其中包括电脑主机中运行的LvbVIEW进行成像，配备了摄像头和帧采集，在另一端的Altera的FPGA开发板上运行图像滤波器和其他系统组件。图像数据通过USB2.0进行高速传输。各硬件部件和FPGA板的控制部分通过嵌入的NIOSII处理器进行关联，并利用USB2.0作为沟通渠道。2、设计工具概述通过

7、FPGA设计DSP系统往往采用高级别算法开发工具和硬件描述语言，例如MATLAB。它也可采用具有第三方知识产权的IP内核执行典型的DSP功能或高速通信协议。在我们的应用中，我们使用的模型设计工具例如MathworksSimulink来建立DSP。将其生成HDL代码后利用QuartusII与其他硬件设计文件综合。SOPC-Builder作为一个工具驻留在Quartus环境中，其作用是将NIOSII与外部逻辑硬件或标准外设融为一体。SOPC-Builder提供了一个界面结构，以互联NIOSII和外部存储器、滤波器、以及主

8、机电脑。3、滤波器的模型和应用设计这个工作的主要目标就是评估主、协处理器进行图像处理的性能，包括嵌入式的NIOSII的性能以及电脑主机与FPGA板之间的USB2.0传输性能。现有FPGA的性能可能会造成图像处理的局限性。为了完成目标，我们建立了一个典型的图像处理应用，以针对FPGA协处理器。包括一个噪声滤波器和一个边缘检测器。降噪和边缘检测这两