基于FPGA的高速数据采集系统毕业设计说明书

基于FPGA的高速数据采集系统毕业设计说明书

ID:260720

大小:5.24 MB

页数:54页

时间:2017-07-15

基于FPGA的高速数据采集系统毕业设计说明书_第1页
基于FPGA的高速数据采集系统毕业设计说明书_第2页
基于FPGA的高速数据采集系统毕业设计说明书_第3页
基于FPGA的高速数据采集系统毕业设计说明书_第4页
基于FPGA的高速数据采集系统毕业设计说明书_第5页
资源描述:

《基于FPGA的高速数据采集系统毕业设计说明书》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、中北大学2012届毕业设计说明书1绪论1.1课题研究背景及其意义在现代工业生产和科学研究中,数据的采集和处理作为所有生产、实验活动正常进行的前提条件,一直扮演着十分重要的角色。在生产过程中,应用这一系统可对生产现场的工艺参数进行采集、监视和记录,为提高产品质量、降低成本提供信息和手段。在科学研究中,应用数据采集系统可获得大量的动态信息,是研究瞬间物理过程的有力工具,也是获取科学奥秘的重要手段之一,随着技术的发展,各种各样基于数字化的产品不断推陈出新,给我们的生活带来了极大的好处。而随着科学技术的日益进步,人们对数据采集系统的即时性和精度提出了越来越高的

2、要求。传统的数据采集系统通常采用单片机作为微控制器,控制模数转换器(ADC)及其他外围设备的工作。但由于单片机运行的时钟频率较低,并且单片机是基于顺序语言的,各种功能都要靠软件的累加来实现,这极大地影响了系统的性能,已无法满足对数据的高速采集的要求[1]。近几年随着微电子技术的发展,电子自动化设计工具的普及,大规模可编程逻辑器件也越来越得到广泛的实际应用。可编程逻辑器件不仅使系统趋于小型化、集成化和高可靠性,而且具有用户可编程特性,这些优点将缩短系统设计周期,减小设计成本,降低设计风险[2]。不仅如此,部分器件除具有用户可编程能力外,还具有简单的在线可

3、编程能力。其中FPGA编程则显得更加灵活,FPGA时钟频率高,内部延时小,运行速度快,全部控制逻辑由硬件完成。它本身集采样控制、处理、缓存、传输控制、通信于一个芯片内,编程配置灵活、开发周期短、系统简单,具有高集成度、体积小、低功耗、I/O端口多、在系统编程、速度快、效率高、组成形式灵活等优点,可以集成外围控制、译码和接口电路。在高速多路数据采集系统中,FPGA可以克服上述单片机的不足之处,满足系统对实时性和同步性的要求,使数据采集性能更加优越并且稳定。因此,具有一定的现实意义。1.2国内外发展现状高速数据的采集与处理一直是生产实践第54页共54页中北

4、大学2012届毕业设计说明书研究与应用领域的一个热点和难点。随着微电子制造工艺水平的飞速提高,目前国内外对数据采集系统的高性能方面的研究上取得了很大的成就,ADC同计算机一样,也经历了低速到高速的发展过程[3]。采样通道数由单通道发展到双通道、多通道,分辨率、精度逐步提高,TexasInstruments公司的ADS7881、AnalogDevices公司的AD7621、LinearTechnology公司的LTC1403a以及Maxim公司的TelASICTC1410都达到了很高的性能指标,转换速率由2M/s到240M/s不等,某些高性能的A/D芯片

5、己经达到了上GHZ的采样率。而在数据处理的微处理器芯片上,最初的数据采集系统以8位单片机为核心,随着微电子技术的不断发展,单片机也发展到十六位、三十二位,另一方面,DSP和FPGA等速度更快,性能更佳的嵌入式芯片也逐步加入数据采集系统的行列[4]。总之,伴随着高性能微处理器的采用和微电子技术的不断发展,高速数据采集系统的性能将逐渐趋于完善和稳定。第54页共54页中北大学2012届毕业设计说明书2系统的理论知识及方案分析2.1高速数据采集系统的简介高速数据采集系统广泛应用于军事、航天、航空、铁路、机械等诸多行业。区别于中速及低速数据采集系统,高速数据采集

6、系统内部包含高速电路,电路系统1/3以上数字逻辑电路的时钟频率>=50MHz;对于并行采样系统,采样频率达到50MHz,并行8bit以上;对于串行采样系统,采样频率达到200MHz,目前广泛使用的高速数据采集系统采样频率一般在200KS/s~100MS/s。一般来说,高数数据采集系统的任务是采集各种类型传感器输出的模拟信号并转换成数字信号后输入计算机处理,得到特定的数据结果[5],同时将计算得到波形和数值进行显示,对各种物理量状态监控。传统意义上的数据采集系统是模拟量与数字量之间的转换接口,它在自动测试、生产控制、通信、信号处理领域占有极其重要的地位。

7、而高速数据采集系统则是航天、雷达、制导、测控、动态监测等高技术领域的关键技术[6]。高速数据采集系统中的采样频率一般从几MHZ到几百MHZ不等,而微机系统由于操作速度的限制,不能够直接参与数据传输。为此,在高速数据采集系统的设计中提出了在高速A/D转换器与微机之间采用缓存器作为缓冲存储[7]。当模拟信号经过高速A/D转换器数字化后,先直接送缓存区暂存,然后存储的数据再送至微机进行相关的处理、运算。其中,缓存区是以高速方式接收A/D转换后的数字信号,而又以相对低速的方式将数据送给计算机,用它的“快进慢出”来解决高速A/D转换与低速计算机数据传输之间的矛盾

8、[8]。2.2采样定理可以证明,为了正确无误的将图2.1中所示的采样信号Vs表示模拟信号Vi,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。