采用嵌入式sopc技术的电子秒表

《采用嵌入式sopc技术的电子秒表》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、目录1摘要32课题简介43课程设计的内容75设计过程156结束语207参考文献2122一、摘要本设课程设计是主要采用sopc技术基于FPGA的数字秒表的设计，利用VerilogHDL语言和QuartusII软件以及FPGA实验操作平台来实现的。本论文的重点是用硬件语言VerilogHDL来描述数字秒表，偏重于软件设计。大致内容是首先简单介绍了EDA的现状和前景，VerilogHDL语言特点，应用平台FPGA，之后阐述了数字秒表的设计思想和大体的设计流程，最后进入本设计的核心设计部分，用VerilogHDL语言设计数字秒表电路，着重对各个模块进行了详细的分析和说明。【

2、关键词】VerilogHDL语言；QuartusII软件；数字秒表；sopc技术AbstractThecurriculumdesignismainlyusestheSOPCtechnologybasedontheFPGAdesignofdigitalstopwatch,usingVerilogHDLlanguageandQuartusIIsoftwareandFPGAexperimentalplatformtoachieve.ThefocusofthispaperistousehardwarelanguageVerilogHDLtodescribethedigita

3、lstopwatch,emphasisonthesoftwaredesign.ItisbrieflyintroducedthepresentsituationandprospectsofEDA,VerilogHDLlanguagefeatures,applicationplatformFPGA,thenelaboratedthedigitalstopwatchdesignandgeneraldesignprocess,finallyenteringthedesignpartofthecoredesignofHDLlanguage,usingVerilogdesign

4、ofdigitalstopwatchcircuit,focusingoneachmoduleareanalyzedindetailanddescription.[Keywords]VerilogHDLQuartusIIlanguage;software;digitalstopwatch;SOPCTechnology22二、课题简介SOPC技术是美国Altrea公司于2000年最早提出的，并同时推出了相应的开发软件QuartusII。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，构成SOPC的方案有多种

5、途径，我们主要用到的是：基于FPGA嵌入IP硬核的SOPC系统2.1基于FPGA嵌入IP硬核的SOPC系统即在FPGA中预先植入嵌入式系统处理器。目前最为常用的嵌入式系统大多采用了含有ARM的32位知识产权处理器核的器件。尽管由这些器件构成的嵌入式系统有很强的功能，但为了使系统更为灵活完备，功能更为强大，对更多任务的完成具有更好的适应性，通常必须为此处理器配置许多接口器件才能构成一个完整的应用系统。如除配置常规的SRAM、DRAM、Flash外，还必须配置网络通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他专用接口等。这样会增加整个系统的体积、功耗

6、，而降低系统的可靠性。但是如果将ARM或其他知识产权核，以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源和IP软核，直接利用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块，就能很好地解决这些问题。2.2基于FPGA嵌入IP软核的SOPC系统这种SOPC系统是指在FPGA中植入软核处理器，如：NIOSII核等。用户可以根据设计的要求，利用相应的EDA工具，对NIOSII及其外围设备进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。222.3VerilogHDL语言及QuartusⅡ软件简介VerilogHDL

7、语言是1983年GDA公司的PhilMoorby首创的，之后Moorby有设计了Verilog-XL仿真器获得很大成功，也使得VerilogHDL语言得到发展和推广。VerilogHDL语言是在C语言的基础上发展而来的。从语法结构上看，VerilogHDL继承和借鉴了C语言的很多语法，两者有许多的相似之处，但VerilogHDL作为一种硬件描述语言，还是有本质的区别。即可适于可综合的电路设计，也可胜任电路和系统的仿真；能在多层次上对所设计的系统加以描述，从开关级、门级，寄存器传输级到行为级等都可以担任，而且没规模限制；灵活多变的电路描述风格，可进行行为描述，也可