数电课程设计--数字钟的设计

数电课程设计--数字钟的设计

ID:25732271

大小:422.07 KB

页数:12页

时间:2018-11-22

数电课程设计--数字钟的设计_第1页
数电课程设计--数字钟的设计_第2页
数电课程设计--数字钟的设计_第3页
数电课程设计--数字钟的设计_第4页
数电课程设计--数字钟的设计_第5页
资源描述:

《数电课程设计--数字钟的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、数字电子技术课程设计本科生课程设计题目数字钟的设计课程数字电子技术专业电气工程及其自动化班级学号姓名指导教师完成时间11数字电子技术课程设计目录1设计的目的及任务(3)1.1课程设计的目的(3)1.2课程设计的任务与要求(3)2电路设计总方案及原理框图(3)2.1数字电子钟基本原理(3)2.2原理框图(4)3.单元电路设计及元件选择………………………………………………(4)3.1六十进制计数器(4)3.2二十四进制计数器(5)3.3显示屏(6)3.4校时电路(6)3.5报时电路………………………………………………………

2、…………………(7)4电路仿真(8)4.1Multisi(8)4.2数字钟总电路图(8)4.3仿真电路测试结果………………………………………………………………(9)5电路实验结果(10)6收获与体会(10)参考文献…………………………………………………………(11)11数字电子技术课程设计一设计的目的及任务1.1课程设计的目的1掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法;2进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力;3提高电路布局﹑布线及检查和排除故障的能力;4培养书

3、写综合实验报告的能力。1.2设计任务和要求1.2.1设计要求1.显示时,分,秒。2.采用二十四小时制或者十二小时制。3.具有校时功能。可以对小时和分单独校时,对分校时的时候,停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。4.具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。5.为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。1.2.2方案论证,确定总体电路原理方框图。1.2.3单元电路设计,元器件选择。1.2.4仿真调试及测量结果1.2.2内容要求①设计指标。②画出设计的原理框图

4、,并要求说明该框图的工作过程及每个模块的功能。③列出元器件清单,并画出管脚分配图和芯片引脚图。④画出各功能模块的电路图,加上原理说明(如2、5进制到10进制转换,10进制到6进制转换的原理,个位到十位的进位信号选择和变换等)。⑥画出总布局接线图(集成块按实际布局位置画,关键的连接应单独画出,计数器到译码器的数据线、译码器到数码管的数据线可以简化画法,但集成块的引脚须按实际位置画,并注明名称)。⑦数字钟的运行结果和使用说明。11数字电子技术课程设计⑧设计总结:设计过程中遇到的问题及解决办法;设计过程中的心得体会;对课程设

5、计的内容、方式等提出建议。2电路设计总方案及原理框图1.数字电子钟基本原理数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器,计数结果通过“时”、“分”、“秒”译码器显示时间。2.原理框图2—111数字电子技术课程设计3单元电路设计及元器件选择(一)计数器秒脉冲信号经过6级计数器,分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制,小时为二

6、十四进制。3.1六十进制计数由分频器来的秒脉冲信号,首先送到“秒”计数器进行累加计数,秒计数器应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用两片74LS48N组成六十进制计数器,来实现六十进制计数。其中,“秒”十位是六进制,“秒”个位是十进制。如图3-1所示。3-1(60进制计数构造)11数字电子技术课程设计3.2二十四进制计数“12翻1”小时计数器是按照“01——02——03——……——22——23——00——01——02——……”规律计数的,这与日常生活中的计时规律相同。在此实验中,它是

7、由两片74LS48N构造成的二十四计数器,利用异步清零端实现起从23——00的翻转,其中“24”为过渡状态不显示。其中,“时”十位是3进制,“时”个位是十进制。如图3-2所示.3-2(24进制计数构造)11数字电子技术课程设计3.3显示器本系统用七段发光二极管来显示译码器输出的数字,显示器有两种:共阳极显示器或共阴极显示器。如图3-3图3-33.4校时电路当数字钟走时出现误差时,需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是,在小时校正

8、时不影响分和秒的正常计数;在分校正时不影响秒和小时的正常计数。通过A来调节小时。用D键来调节分。如图3-411数字电子技术课程设计3.5整点报时电路数字钟整点报时是最基本的功能之一。实验要求的是在离整点差10秒时,每隔一秒鸣叫一次,每次持续时间为一秒,共响5次,前4次为低音500Hz,最后一声为高音1000Hz。整点报时电路如图3

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。