新型mp3解码芯片vs1001k以及其应用

新型mp3解码芯片vs1001k以及其应用

ID:25713718

大小:52.50 KB

页数:5页

时间:2018-11-22

新型mp3解码芯片vs1001k以及其应用_第1页
新型mp3解码芯片vs1001k以及其应用_第2页
新型mp3解码芯片vs1001k以及其应用_第3页
新型mp3解码芯片vs1001k以及其应用_第4页
新型mp3解码芯片vs1001k以及其应用_第5页
资源描述:

《新型mp3解码芯片vs1001k以及其应用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、新型MP3解码芯片VS1001K以及其应用.freelP3解码芯片。该芯片内含高质量的立体声数模转换器(DAC)和耳机驱动电路,支持PCM数据输入。它还具有体积小、功耗低、接口简单、价格便宜等优点。文中介绍了VS1001K的引脚排列、内部结构和主要特点。同时重点介绍了VS1001K的SCI控制接口中各寄存器的功能和地址以及SDI数据接口的操作方法。最后给出了VS1001K的应用电路。关键词:MP3编码播放器VS1001K1引言目前,INTER网上和便携式播放器所使用的MP3音频数据压缩方法已经成为一种公认的行业标准了。这种方法以其压缩率高、音质好而迅速风靡全世界。但实际上,许

2、多MP3播放器的核心就是一片MP3音频解码芯片。VS1001K是芬兰VLSISolution公司推出的新型MP3解码芯片。该芯片内含高质量的立体声数模转换器(DAC)和耳机驱动电路,它支持PCM数据输入,同时具有体积小、功耗低、接口简单、价格便宜等优点。因而有望成为新型MP3解码器的首选芯片。2VS1001K的功能结构2.1VS1001K的引脚功能VS1001K具有两种封装形式:分别为28脚SOIC双列式和49脚BGA球栅阵列式。图1给出了28脚SOIC封装的引脚排列图。各引脚的具体功能说明如表1所列。表1VS1001K的引脚功能引脚号引脚名称功能1DREQ数据请求端口2DC

3、LKSDI时钟信号输入端3SDATASDI数据输入端4BSYNC字节同步信号端5,9,28DVDD数字电源6,10,27DGND数字地7XTALO时钟信号输出8XTALI时钟信号输入11XCS片选,低电平有效12SCLKSCI时钟输入端13SISCI数据输入端14SOSCI数据输出端15~17TEST0备用测试端口18,21,25AGND模拟地19,.freelODE0x00RE0x04R确定解码时间(单位为秒)AUDATA0x05R声音数据0x06写入用户程序ADDR0x07操作设置基地址HDAT00x08R读取MP3表头数据HDAT10x09R读取MP3表头数据A1ADD

4、R0x0AR和程序RAM等,此外,VS1001K还带有串行的数据接口和控制接口。图2是VS1001K的内部结构原理框图。3VS1001K的工作原理VS1001K主要通过两个串行接口SCI和SDI来接收外部微处理器传送来控制命令和MP3数据。其中SCI用于接收外部微处理器传送来控制命令,SDI用来接收外部微处理器传送的MP3数据。3.1SCI控制接口对VS1001K的控制主要是通过对SCI中的15个16位寄存器进行操作来实现的。表2所列是SCI的15个16位寄存器的名称、地址、类型和功能说明。实际上,对VS1001K的主要操作都是通过MODE寄存器来完成的,表3给出了MODE寄

5、存器各位的操作功能说明。表3MODE寄存器的操作方法位名称功能操作说明0SM_DIFF差分输出控制0为正常,1为左声道反相1SM_FF_RESET软件复位0时不复位,1时复位3SM_MP12是否解码MP1和20为只解MP3,1时解码MP1/2/34SM_PDO_DAC数模转换模式控制0为一般MPEG解码,1为PCM解码6SM_DACMONO立体声数模转换控制0为立体声,1为单声道7SM_BASS高/低音增强器0为关,1为开8SM_DACTDCLK触发沿0为从MSB开始,1为从LSB开始9SM_BYTEORD字节传送顺序0为上升沿,1为降沿10SM_IBMODE工作模式0为从模

6、式,1为主模式11SM_IBCLKVS1001K在主模式工作时,用于DCLK频率设置0时选512kHz,1时选1024kHzSCI和外部微处理器的通讯协议包括指令字节、地址字节和16位字三部分。其中指令字节取0X03时为读寄存器,取0X02时为写寄存器;地址字节的主要用途是确定地址寄存器的地址,其范围为0X00~0X0E.而16位字则用于指向指定寄存器写入或读出的值。图3所示是SCI寄存器的读写操作时序。3.2SDI数据接口当外部微处理器通过SDI接口向VS1001K传送MP3数据时,在MODE寄存器的不同设定下,SDI可工作在主、从两种模式。当SDI在主模式下工作时,其DC

7、LK信号由VS1001K内部产生(具体是512kHz还是1024kHz由MODE寄存器的SMIBCLK位决定),而当SDI工作在从模式时,DCLK由外部输入。SDI通常以字节为单位来进行数据传送,并在DCLK的上升沿或下降沿(具体由MODE寄存器的SM_DACT位决定)将SDATA数据信号输入。数据传送时采用高位在前还是低位在前是由MODE寄存器的SMDACT位来决定的。SDI采用BSYNC信号来确保数据传送时不出现错位的情况。图3、图4当SDI在从模式下接收数据时,如果片内FIFO还有足够的空间,VS

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。