实验一组合逻辑电路

实验一组合逻辑电路

ID:25707096

大小:276.00 KB

页数:10页

时间:2018-11-22

实验一组合逻辑电路_第1页
实验一组合逻辑电路_第2页
实验一组合逻辑电路_第3页
实验一组合逻辑电路_第4页
实验一组合逻辑电路_第5页
资源描述:

《实验一组合逻辑电路》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实验一组合逻辑电路的设计与测试   一、实验目的   1.掌握组合逻辑电路的实验分析方法。   2.验证半加器、全加器的逻辑功能。   二、实验器材1.数字逻辑实验箱1台    2.元器件:74LS00x274LS20x3   74LS08   CC4030CD4001导线若干   三、实验原理:设计过程一般包含4个步骤:10数字电子技术实验一   1.半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。10数字电子技术实验一2.能对两个1位二进制数进行相加并考虑低位来的进位,即相当于3个1位二进制数相加,求得

2、和及进位的逻辑电路称为全加器10数字电子技术实验一10数字电子技术实验一四、实验内容和步骤1.测试半加器电路的逻辑功能(1)用与非门实现(2)用异或门、与门实现   接线并按真值表要求输入信号,测出相应的输出逻辑电平,并填入表中。分析电路的逻辑功能,写出逻辑表达式。   2.测试全加器电路的逻辑功能(1)用异或门、与非门实现(2)用异或门、与门、或非门实现(3)用异或门、与或非门、与非门实现   接线并按真值表要求输入信号,测出相应的输出逻辑电平,并填入表中。分析电路的逻辑功能,写出逻辑表达式。10数字电子技术实验一五、

3、数据处理:    实验要求   1.  注意按图接线,千万不要将两个门电路的输出端误接在一起。 2.与门、与非门的闲置端接电源、或非门的闲置端接地、与或非门的闲置端接地10数字电子技术实验一10数字电子技术实验一10数字电子技术实验一10数字电子技术实验一10数字电子技术实验一

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。